拓墣分析丨半導體製程微縮持續演進，薄膜設備將面臨新挑戰

台積電董事長張忠謀日前應交大EMBA（高級管理人員工商管理碩士）之邀，以「成長與創新」為題發表演說，其表示摩爾定律至少可再延續10年，2017年台積電推進至10nm製程，2018年將跨入7nm，而目前5nm於實驗室與研發技術皆已發展到一定程度，預期雖一定會量產，也代表難以掌握對摩爾定律的預測。

台積電未來也會推出3nm產品並量產，不過由於生產成本高，但市場規模能有多大，需要再觀察，能否達到2nm還要幾年才會知道，仍有不確定性。張忠謀更進一步指出，先進位程設計很貴，設計後製成晶元銷售規模能有多大還不確定，但肯定的是會有一定的市場量。

1. ALD（Atomic Layer Deposition,原子層沉積）薄膜設備將面臨新挑戰

閘極長度(Gate Length)是整個積體電路中尺寸最小部分，10nm製程即表示閘極長度為10nm，以目前最先進的10nm製程來估算，對照下表可知10nm最多能夠容納45顆Si原子，以製程上可容許的量產線寬誤差約為+/-3%估算，可容許誤差大小約為1.35顆Si原子，也就是說在10nm製程中只要2顆Si原子大小的誤差，就會造成產品無法順利量產，當製程節點進展至7nm以下，可容許量產誤差開始小於1顆Si原子大小。

然而一般狀態下原子無法分割，屆時Si原子的排列情形將會變得更加講究，廠商必須具備精準控制單顆原子行為的技術能力，否則將難以量產，客戶對薄膜設備要求將不會僅止於精準的薄膜厚度(Z方向)，而將進一步要求精準的原子排列(X、Y方向)，如此對薄膜設備將是一個新的挑戰。

source：拓墣產業研究院

2. 多重曝光技術仍有機會輔助製程演進

浸潤式曝光機能做到的最小線寬為40nm左右，Single Patterning使得製程演進可以不受限於曝光設備的極限而向40nm以下製程繼續演進(如下圖所示)

圖：多重曝光演進位程

source：TEL

之後製程技術持續演變出一系列的多重曝光技術SADP(Self-Aligned Double Patterning，自對準型雙重曝光)、SAQP(Self-Aligned Quadruple Patterning，自對準型四重曝光)等，若至5nm仍不用EUV則可能要用到SAOP(Self-Aligned Octuple Patterning，自對準型八重曝光)，依廠商目前規劃5nm勢必會導入EUV，以解決多重曝光技術在5nm製程所面臨的問題；然而EUV也有其極限(最小線寬4nm)，屆時多重曝光技術仍有機會輔助製程持續演進。

（文/拓墣產業研究院 黃志宇）

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！