計算機存儲器的理想尺寸

導讀

在計算機存儲技術領域，瑞士科學家對於導電橋接隨機存取內存（CBRAM ）超精準的模擬顯示出其最佳的幾何結構：一個差不多只有10個原子厚度的絕緣體像三明治一般夾在兩個電極之間。

背景

未來，CBRAM （導電橋接隨機存取內存）將在非易失性存儲器領域中起到基礎性作用。CBRAM 是一種低耗電、與CMOS兼容的內存，可定製應用在各類嵌入式市場和獨立存儲器市場。但是為了減少類似組件的尺寸和功耗，科學家們必須在原子水平精準理解CBRAM 的行為。

創新

瑞士蘇黎世聯邦理工學院（ETH Zurich）副教授 Mathieu Luisier 及其團隊一起研究出這種存儲器，它由絕緣體分隔開的兩個金屬電極組成。研究人員開發出了CBRAM 的計算機模型，它由4500個原子組成，且遵循微觀世界的量子力學原理。隨著金屬納米纖維絲在電極之間形成和溶解，這種原子級模擬可以精準地描述金屬納米纖維絲產生的電流密度。

（圖片來源：Mathieu Luisier / ETH Zurich）

2017年12月，這項研究成果將發表於美國舊金山召開的 IEDM 會議。

技術

瑞士蘇黎世聯邦理工學院教授 Mathieu Luisier 表示，這是一個巨大的進步。到目前為止，現有模型只能控制差不多一百個原子。這種新模型精準地復現該存儲器中的電流和能量耗散，從而計算出它的溫度。研究人員能夠觀察到絕緣體厚度和金屬纖維絲直徑的變化效果。兩個電極靠得更近時，局部功耗和熱量都會減少。但是從某種程度而言，靠得太近得電極會受到量子隧穿效應的影響，而且它們之間的電流將不再受控。

（圖片來源：參考資料【2】）

（圖片來源：參考資料【2】）

（圖片來源：參考資料【2】）

這項研究顯示，在優化過的CBRAM幾何結構中，絕緣體只有1.5到2納米（10個原子）的厚度。製造工藝仍然是重要挑戰，不過機器能夠實現這樣的尺寸，它使用的是熱探針光刻技術，可是目前仍不適合量產。Luisier 表示，如今，典型的CMOS型晶體管通道約20納米，比他們研究的CBRAM絕緣體厚10倍。因此可以說，未來十年摩爾定律（預測了當價格不變時，集成電路上可容納的元器件的數目，約每隔18-24個月便會增加一倍，性能也將提升一倍，意味著元器件的尺寸將更小）將嚴峻挑戰。

為了實現4500個原子的模型，研究人員得到了位於盧加諾的瑞士國家超級計算中心世界第三強大的計算機 Piz Daint 的支持。它每秒可進行2億億次運算。該研究需要230張使用最先進技術的圖形卡；Piz Daint 擁有的圖形卡數量4000張。每張卡都有自己的CPU。Luisier 表示，即使利用這種強大的計算功能，仍需要10小時左右模擬一個存儲器以及判斷電氣特性。

價值

毫無疑問，這項研究代表了存儲器領域技術研究的最新進展，通過在原子水平精準理解CBRAM的行為，有利於科學家未來進一步減小CBRAM組件的尺寸並降低其功耗。

關鍵字

存儲、半導體

參考資料

【1】http://www.snf.ch/en/researchinFocus/newsroom/Pages/news-171204-press-release-ideal-size-for-computer-memory.aspx

【2】F. Ducry et al.: Ab-initio Modeling of CBRAM Cells: from Ballistic

Transport
Properties to Electro-Thermal Effects. Proceedings of the IEDM
Conference 2017.
https://iis-people.ee.ethz.ch/~mluisier/iedm_abstract_ducry.pdf

更多前沿技術和創新產品，請關注微信公眾號：IntelligentThings，或者聯繫作者個人微信：JohnZh1984

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！