Intel 14/10nm 花式吊打三星、TSMC，還要跟 GF 搶市場

新聞 03-30

三星、TSMC 在 14/16nm、10nm 節點追趕上了 Intel，在 10nm、7nm 節點甚至還會反超老大哥，這讓保持多年技術領先的 Intel 有些不爽，因為 TSMC、三星在半導體工藝命名上玩了一點小花招，昨天 Intel 院士借著給半導體工藝劃分正名的機會委婉地對友商提出批評。不過在這個問題上，這幾家公司打口水仗是沒意義的，Intel 還要拿出更多證據讓大家看到他們在半導體工藝上繼續保持領先，現在 Intel 公司就正式公布了一些工藝詳情，被人吐槽的 14nm 工藝其實一直在不斷改進，其中 14nm++ 改進版工藝性能要比初代 10nm 工藝要好，此外 Intel 還推出了 22nm LP FinFET 低功耗工藝跟 FD-SOI 工藝競爭。

14nm 戰四代？看 Intel 花式吊打 TSMC、三星

Intel 是在 14nm 節點失去領先地位的，三星、TSMC 各自推出了 14nm FinFET、16nm FinFET 工藝，很快他們就會推進下一代工藝，但 Intel 的 14nm 工藝卻不會這麼急退出市場，目前已經衍生過了 Broadwell、Skylake、Kaby Lake 三代處理器了，今年下半年還有 8 代 Core 處理器，算起來這是要戰四代處理器了，可能在 2018 年都不會被 10nm 取代，因為 Intel 的 14nm 有點厲害，在官方 PPT 中簡直花式吊打友商的 14nm、16nm 工藝。

我們知道 Intel 是做高性能處理器的，他們每一代工藝升級都很重要，14nm FinFET 是他們第二代 FinFET 高性能工藝，而 TSMC、三星在 16、14nm 節點才開始應用 FinFET 工藝，而且他們所謂的 14/16nm 製程很大程度上都是繼承自低功耗 20nm 節點，跟 Intel 升級 14nm 節點不可同日而語，Intel 表示其 14nm 工藝密度是其他廠商 20/16/14nm 工藝的 1.3 倍之多。

Intel 宣稱其 14nm 工藝密度比友商工藝高 20%

不服氣？那 Inel 上數據了

其他廠商不服氣就拉出來比一比，Intel 對比了未列出名字的 TSMC 20nm、16nm 及三星 14nm 工藝具體參數，包括我們之前強調過的柵極距（gate pitch）、鰭片間距（fin pitch）、金屬柵距（metal pitch）及邏輯晶元高度，反正各方面指標都是大幅領先友商三種工藝。

Intel 昨天提出的衡量半導體工藝真正需要的是晶體管密度，那麼在這一點上 Intel 14nm 工藝達到了 37.5MTr/mm2（每平方毫米百萬晶體管），20、16 及 14nm 工藝分別是 28、29、30.5MTr/mm2（單看晶體管密度的話，TSMC 和三星的 FinFET 工藝跟前代 20nm 工藝確實沒多大提升），Intel 確實是其他工藝的 1.3 倍左右。

後面的內容中，Intel 繼續活力十足，嘲諷全開，把友商的 10nm 都給比下去了。

Intel 的 14nm 工藝晶體管密度相當於友商的 10nm，但量產時間領先 3 年

雖然 Intel 的 14nm 工藝問世已經兩年多了，全程支持要支撐 3 年，2018 年恐怕都不會落伍，處理器至少要有 4 代產品。雖然這也被玩家們調侃為擠牙膏，不過公平地說，Intel 的 14nm 工藝也不是一成不變的，這幾年一直在改進，Broadwell 是第一代，Skylake 是 14nm+ 改進工藝，今年的 Kbay Lake 上使用的是第三種改進版 14nm++ 工藝。

14nm 工藝一直在改進，在不提升功耗的情況不斷提升性能

Intel 技術人員在演講中提到他們的 14nm++ 工藝性能其實比第一代 10nm 工藝還要高，這大概也能解釋為什麼 10nm 工藝起先只會用於移動版處理器，2018 年的高性能處理器還會使用 14nm 工藝。不過也別著急，10nm 工藝雖然不是高性能方向的，但晶體管密度、功耗等指標上依然比 14nm 工藝更好，而且也會繼續改良中，後面我們再說。

!4nm++ 工藝比初代 14nm 工藝性能提升 26%，或者功耗降低 52%

14nm 工藝的核心面積也在不斷縮小

10nm 工藝：Intel 家晶體管密度是友商的 2 倍

儘管 14nm 工藝在高性能處理器上還會繼續存在，但 Intel 也不會放慢 10nm 工藝腳步，畢竟這是大勢所趨，遲早還是會取代 14nm 工藝的。這次的技術大會上，Intel 就公布了相當多的 10nm 工藝細節，包括柵極距、鰭片間距等指標。

10nm 工藝晶體管會繼續縮小

前面也說了 10nm 工藝的優勢是晶體管更小，密度更高，Intel 官方給出的數據是晶體管密度提升 2.7 倍。

10nm 晶體管密度可達 100MTr/mm2，14nm 節點是 37.5MTr/mm2

10nm 工藝使用的是第三代 FinFET 工藝，22nm、14nm 分別是第一代、第二代

柵極距縮小趨勢

Intel 公布了 10nm 工藝的柵極距指標—— 54nm，對比前面提過的 Intel 14nm、TSMC 20nm、16nm 及三星 14nm 的柵極距 70、90、90、78nm 來說小了很多，Intel 宣稱這是業界最緊湊的柵極距。

金屬間距是 36nm，也是業界水平最低的

晶體管密度達到了友商的 2 倍

10nm 工藝的核心面積也會繼續縮小

跟 14nm 節點一樣，Intel 的 10nm 節點也會繼續優化改良，後續還會推出 10nm+、10nm++ 工藝，性能還會繼續提升，功耗進一步降低。

具體來說，10nm++ 工藝的性能比 10nm 提升 15%，功耗將降至 0.7 倍，每瓦性能比進一步提升。

22FFL 工藝：對戰 FD-SOI 的低功耗工藝

除了 14nm 及 10nm 工藝之外，Intel 這次還宣布了一種新的製造工藝—— 22nm FinFET Low Power 工藝，簡稱 22FFL 工藝，看名字就知道是針對低功耗產品開發的，是在 22nm FinFET 基礎上優化改進而來的，其主要目標是跟 GF 公司的 22nm FD-SOI 工藝競爭物聯網等低功耗晶元的。