三星欲推4納米工藝全球領先，直逼國產晶元迅速填補生產鏈空缺

作為全球第二大晶元製造商，三星正全力發展半導體外包業務。半月中旬，三星剝離晶元代工業務，成立半導體代工業務部門，挑戰台積電在晶元代工市場的領先地位。據國外媒體報道，三星於24日舉辦了記者說明會，現場公布了旗下最新的製程技術路線圖。根據三星的計劃，正在2017年至2020年之間，三星半導體的製程技術將一步步地向前推進。他們計劃在2017年底之前試產8納米製程技術，2018年量產7納米製程技術，2019年則陸續研發6納米以及5納米製程，而在2020年，三星更是計劃將製程技術推進至4納米的程度。其中，4納米工藝將是一個重大技術突破，將會採用全新的Multi Bridge Channel FET結構，解決現有FinFET晶體管的缺陷。

「納米」指的是MOS晶體管的柵極長度，這個長度用於表徵集成電路的集成度高低。「納米」的數值越小，每個晶體管所佔面積也就越小，那麼集成度就越高，就會在處理器內部集成更多的晶體管。這就代表著更先進的製造工藝，處理器能實現更多的功能和更高的性能。

今年，高通推出的驍龍835佔盡了人們的眼球，可以稱得上是目前最高水準的晶元。而驍龍835採用的就是三星的10納米工藝。三星公司目前所採用的，也是10納米製造工藝。而8納米LPP，結合來自10納米的基數創新，將現有技術潛力徹底挖掘乾淨，在性能、集成密度等方面超越了10納米LPP。而在2018年的7納米LPP工藝上，三星將首次啟用EVU極紫外光刻技術，將會引進艾斯摩爾（ASML）最先進的EUV光刻機加入到晶圓的生產過程中。EUV源功率最大達到250W，這也是其能夠投入商業量產的關鍵里程碑。在7納米LPP、EUV的基礎上，6納米LPP將應用三星獨特的Smart Scaling方案，可以大大縮小晶元面積，帶來超低功耗。而5納米LPP更是FinFET立體晶體管的終極之作，並且會採用下一代4納米工藝的部分技術。4納米LPP則第一次使用了全新的多橋接通道場效應晶體管結構，基於三星特有的環繞柵極場效應晶體管技術，藉助Nanosheet設備克服FinFET技術的物理局限。同時，三星面向IoT物聯網應用，還將推出18納米FD-SOI。它在上一代28納米FD-SOI技術的基礎上，集成了RF、eMRAM。三星的這一製程技術路線圖，表達出了它強大的實力和信心。

而在國內，國產晶元製程工藝技術正對國際水準奮起直追。目前，國產14納米工藝已經取得重大突破，2018年將投入量產。在24日舉行的「極大規模集成電路製造裝備及成套工藝」活動中，集成電路專項技術總師表示，經過兩萬科技工作者九年的努力研發，終於研製成功14納米刻蝕機、薄膜沉積等30多種高端裝備以及靶材、拋光液等100多種材料產品，性能達到國際先進水平，且過了大生產線的嚴格考核。國產晶元14納米的研製成功，實現了從無到有的突破，填補了產業鏈的空白。據稱，接下來的「十三五」將重點支持7納米、5納米工藝和三維儲存器等國際先進技術的研發。有消息報道，中芯國際已經開始啟動7納米工藝製程研發。

國產半導體起步較慢，早期在半導體這一領域是一片空白，所以國內在半導體製造行業落後國際太多。雖然在半導體領域，國內水平與國際水準仍有距離，但是如今已經大大地縮短了國內與國際在這一領域的差距。短短9年卻能取得如此成績，國內半導體的發展速度實在是驚人！

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！