CMOS圖像感測器的過去，現在和未來

來源：本文由半導體行業觀察翻譯自semienginerring，謝謝。

本文主要介紹最先進的CMOS圖像感測器技術以及未來的發展。

在過去的十年里，CMOS圖像感測器（CIS）技術取得了令人矚目的進展，圖像感測器的性能也得到了極大的改善。自從在手機中引入相機以來，CIS技術取得了巨大的商業成功。

包括科學家和市場營銷專家在內的許多人，早在15年前就預言，CMOS圖像感測器將完全取代CCD成像設備，就像20世紀80年代中期CCD設備取代了視頻採集管一樣。儘管CMOS在成像領域佔有牢固的地位，但它並沒有完全取代CCD設備。

另一方面，對CMOS技術的驅動極大地提升了整個成像市場。CMOS圖像感測器不僅創建了新的產品應用程序，而且還提高了CCD成像設備的性能。本文介紹了CMOS圖像感測器技術中最先進的技術，並對未來的發展前景進行了展望。

圖像感測器的定義和用途

圖像感測器是一種將光學圖像轉換成電子信號的電子設備。轉換的方法因圖像感測器的類型而異

? 「模擬」CCD執行光子到電子的轉換。

? 「數字」CMOS圖像感測器（CIS）執行光子到電壓的轉換

圖像感測器用於數碼相機和成像設備，將相機或成像設備接收到的光線轉換為數字圖像。

CIS vs. CCD

今天，有兩種不同的技術用於數字圖像採集（圖1）：

? 電荷耦合器件（CCD）是線性感測器，其輸出與接收到的光子數量直接相關。

? 互補金屬氧化物半導體（CMOS，或CMOS圖像感測器CIS）是一種較新的並行讀出技術。

這兩種類型的成像設備都將光轉化為電子（或電荷），隨後即可處理成電子信號。CCD的設計目的是將電荷逐個像素地移動，直到它們到達專用讀出區域放大器。CMOS圖像感測器直接在像素上進行放大。更高級的CIS技術提供了一個並行讀出架構，其中每個像素都可以單獨定址，或者作為一個組並行地讀出（參見圖1）。

CMOS感測器的製造成本遠低於CCD感測器。由於新型圖像感測器的價格下降，數碼相機已經變得非常便宜和普及。

在表1中，我們展示了CCD和CMOS架構的主要區別。 每個都有獨特的優點和缺點，在不同的應用中各顯其能（用綠色表示）。

表1：CCD與CMOS架構比較（來源：e2V）

CIS中的關鍵組件

CMOS圖像感測器有四個主要組件（見圖2）：

1光電二極體（PD）

2 像素設計

3 彩色濾光片（CF）

4 微透鏡

光電二極體（PD）用於捕捉光，一般用於實現這一功能的是PIN二極體或PN結器件。最廣泛實現的像素設計被稱為「有源像素感測器」（APS）。通常使用3—6個晶體管，它們可以從大型電容陣列中獲得或緩衝像素。彩色濾光片用於分離反射光的紅、綠、藍（RGB）成分。最後，微透鏡從CIS的非活性部分收集光，並將其聚焦到光電二極體。微透鏡通常具有球形表面和網狀透鏡。

圖2：CIS中的關鍵組件（來源：IBM，FSI）

CIS性能參數

有許多參數可用於評估圖像感測器的性能。我們使用三個主要指標對這些參數進行分類：

1像素布局：像素數，像素間距，像素填充因子

2像素物理：量子效率，阱容量，動態範圍，轉換增益，暗電流

3像素讀數：信噪比，幀速率，線性度，功耗，位深度，調製傳遞函數，快門效率

（4）背面照度（BSI）技術與前面照度（FSI）技術

高級CMOS圖像感測器製造商正在尋求新的架構，以便在保持或增強電—光性能的同時減小像素尺寸。較小的像素通常會帶來更高的解析度、更小的器件，以及更低的功耗和成本。理想情況下，縮小像素尺寸的任何新CIS架構都不應該降低性能或圖像質量。一種較新的CIS架構背面照度（BSI）技術，是常用的前面照度（FSI）技術的有前途的替代方案（見圖3）。

圖3::：FSI vs. BSI

BSI技術涉及到將圖像感測器倒置，並將彩色濾光片和微透鏡應用於像素的背面，以便感測器可以通過背面收集光線。 BSI具有深光電二極體和短光路，從而具有更高的量子效率（1）（QE）和較低的串擾（2）（見圖4）。

圖4：串擾

（1）QE =轉換成為電子的光子的百分比

（2）電子串擾=相鄰像素之間的電荷（電子或空穴，取決於像素類型）的擴散。它由於底層的電子機制（擴散和漂移）而在硅材料中發生

BSI流程

使用BSI架構製作CMOS圖像感測器需要許多工藝步驟。兩種不同的BSI工藝流程Si-Bulk（圖5）和SOI（圖6）如下所示：

圖5：BSI Si-Bulk簡化流程

圖6：BSI SOI工藝流程（來源：Yole）

CIS的全局快門（GS）與滾動快門（RS）

「滾動快門」（RS）是一個技術術語，指的是圖像感測器掃描圖像的方式。如果感測器採用RS，則表示從感測器的一側（通常是頂部）到另一側依次逐行掃描圖像。通常，CMOS圖像感測器在RS模式下工作，其中曝光和快門操作逐行（或逐列）執行。

「全局快門」（GS）也是一個技術術語，指的是可以同時掃描圖像的整個區域的感測器。在GS感測器中，使用所有像素同時捕獲圖像。GS架構包括一個存儲器結構和附加的MOS晶體管，以提供額外的功能。今天，大多數CIS成像器採用GS模式來避免失真和偽像，如寄生光敏感度（見圖7）。使用GS功能的CMOS圖像感測器用於各種領域，包括廣播、汽車、無人機和監控應用。

圖7：滾動（左）與全局（右）快門模式

3D堆疊CIS

手機的增長是過去5年來CIS單位出貨量增長的主要動力。隨著CIS市場收入的增長，研發支出和專利申請也在增加。這一努力帶來了先進的移動攝像系統，其中包含了一些新技術，例如：

1用於快速自動對焦（AF）的相位檢測像素陣列（PDPA）

2 ?1μm生成像素，具有優越的低光靈敏度

3先進的晶元堆疊，具有與圖像信號處理器（ISP）晶圓連接的BSI CIS晶圓

4 視頻錄製高達4K

3D堆疊圖像感測器由在邏輯裸片上面對面堆疊的BSI圖像感測器裸片組成。投資堆疊式晶元CIS開發的動機各異，具體取決於製造商，但可概括為：

1添加功能

2減少形式

3 支持靈活的生產選擇

4有助於3D堆疊中每個裸片的優化

索尼在2012年推出了全球首款用於消費電子產品的堆疊晶元CIS相機系統，2013年初，平板電腦中使用了8 MP ISX014堆疊晶元。第一代晶元採用了上一代TSV，將索尼製造的90nm CIS裸片的pad與65nm ISP的pad連接起來（來源：Chipworks）。

索尼的13 MP IMX214第二代堆疊CIS晶元的製造類似於其90/65 nm（CIS / ISP）技術，並於2014年用於iPhone6 / 6s中。

最近（2017年2月），索尼公布了3層CIS器件，包括頂層BSI感測器或CIS光電二極體，中層DRAM單元陣列和底層邏輯作為ISP（圖8）。它是具有1um x 1um像素尺寸的23MP圖像感測器，使用新的混合鍵合結構（常規結構類似於TSV）。

索尼還在2017年5月發布了其首款三層960 fps相機，並配備了三明治式堆疊的DRAM。

圖8：索尼3層堆疊CIS器件（來源：ISSCC 2017＆TechInsights）

3D堆疊CIS的歷史

在表2中，我們總結並展示了3D堆疊CIS的歷史（來源：www.3DIC.org）。我們可以清楚地看到，技術從氧化物粘合+通過最後的TSV堆疊技術轉移到混合鍵合技術，再到最近的順序3D集成技術。

台灣國立納米器件實驗室和清華大學的研究人員最近展示了一個單片3D圖像感測器。他們按順序製造了單層（小於1nm）的TMD（過渡金屬二硫屬性元素）光晶體管陣列，使用CVD生長的MoS2，通過高強度的內部連接轉移到3D邏輯/存儲器混合IC中。

表2：堆疊CIS的歷史（來自www.3DIC.org）

現在和未來的CIS技術/市場/玩家

未來CIS技術採用的路線圖受到三個限制或驅動因素的推動：

1尺寸（3維，相機模組的X，Y和Z）

2圖像質量（解析度，低光性能，對焦（AF）和穩定性（OIS））

3功能（慢動作影像，圖像分析，運動控制）

BSI，3D堆疊BSI，3D混合以及3D順序集成都是影響未來CIS技術應用的關鍵技術。

多年來，CIS市場的競爭格局已經發生了很大的變化。索尼是市場、生產、技術的領導者。Omnivision和三星一直保持強勁，Galaxycore和Pixelplus這樣的新玩家也在崛起。同時，集成器件製造（IDM）模型一直是佳能和尼康的強大動力來源，它們都經受住了數碼相機的緩慢發展。至於松下，它已經與Tower Jazz成立了一家合資公司，以協助其在高端成像應用領域的探索。

今天，CIS行業是由手機和汽車應用推動的。智能手機攝像頭的創新將會繼續，儘管這個大批量應用的競爭非常激烈。為了保持競爭力，CIS製造商正被迫將越來越多的功能整合到移動攝像機中（見圖9）。

圖9：移動攝像機功能的轉型（來源：Yole）

智能手機的應用正處於CIS市場份額的領先地位，但許多其他應用將成為CIS未來增長的一部分。許多IDM和無晶圓廠公司正在為新興的更高利潤率的成像應用開發晶元，如汽車、安全、醫療和其他領域。這些應用中出現了巨大的機會，推動了新興供應商和現有供應商的市場和技術工作。這些新興的機遇正在將移動成像技術推向其他增長領域，我們可能會看到從視覺成像到視覺感知以及其他互動式應用的轉變。

今天是《半導體行業觀察》為您分享的第1311期內容，歡迎關注。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！