IBM試產5nm晶元：指甲蓋大小可容納300億晶體管

當前商用晶體管柵極大小在 10nm 左右，但是 IBM 早已開始了 7nm、甚至 5nm 工藝的研究。不過為了製造 5nm 晶元，IBM 也拋棄了標準的 FinFET 架構，取而代之的是四層堆疊納米材料。於是在指甲蓋大小的晶元面積里，即可塞下大約 300 億個晶體管，且能耗與效率都得到了保證。自 1970 年代以來，晶元行業在摩爾定律的加持下發展了幾十年（每隔兩年、晶元晶體管數翻一番），但近年來遇到了一些瓶頸。

在紐約生產設施內測試的 5nm 晶元晶圓

在消費電子領域，14nm 晶元仍屬於比較先進的標準，不過英特爾和三星的 10nm 工藝也已經向高端市場殺進。

研發方面，各公司也沒有停下腳步，比如早在 2015 年，IBM 就攜手 Global Foundries 和三星試產了一款 7nm 晶元。

該原型在指甲蓋大小的面積里，塞進去了大約 200 億個晶體管。得益於新工藝和新材料，其有望在 2019 年投入商用。

IBM 研究院 5nm 晶體管掃描圖，其由堆疊硅納米材料製成。

不過現在，IBM 公布了他們的下一步計劃，將單個柵極的直徑進一步縮減到 5nm，在同等面積下可擠下額外的 100 億晶體管。儘管當前製造技術有潛力縮減至 5nm，但研究團隊還是選擇開發一種全新的架構。

自 2011 年以來，半導體行業採用 FinFET（鰭式場效應晶體管）工藝已有多年。恰如其名，它的樣子有點像魚鰭，三個載流通道被一個絕緣層所包圍，但是這項技術也已接近可以縮小到的工藝極限。

研究員 Nicolas Loubet 手持一片新型 5nm 晶元晶圓

IBM 團隊表示，繼續縮減 FinFET，並不會對性能提升有太大的幫助。有鑒於此，他們在 5nm 晶元上採用了堆疊式硅納米層，一次可向四個柵極發送信號（而不像 FinFET 那樣一次只能向三個柵極發射）。

藉助極紫外線光刻技術，他們可以在晶圓上繪製出更小的細節。與當前技術相比，它不僅光波能量高出許多，還支持在製造過程中持續調節晶元的功耗和性能。

與當前 10nm 晶元相比，5nm 原型晶元在額定功率下的性能可提升 40%，或在匹配性能下降低高達 75% 的能耗。

未來我們有望見到更多更小、更強大、更有效率的電子設備，不過當前 10nm 也才商用不久，7nm 要等到 2019，5nm 也還得再多等上幾年。

[編譯自：New Atlas , 來源：IBM]

相關文章:

台積電7nm工藝成功試產：驍龍845在路上

三星半導體的「野心」 將在2020年推出4nm工藝

IBM攻克5nm晶體管難題：手機續航提升3倍

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！