摩爾定律在7nm以下的挑戰和解決辦法

來源：內容來自Ctimes，謝謝。

7納米製程節點將是半導體廠推進摩爾定律（Moore s Law）的下一重要關卡。半導體進入7納米節點後，製程將面臨更嚴峻的挑戰， 不僅要克服晶圓刻蝕方面、熱、靜電放電和電磁干擾等物理效應，同時要讓信號通過狹小的線也需要更大的電力，這讓晶元設計，檢查和測試更難。

KLA-Tencor：7納米以下製程需有效降低顯影成型誤差

KLA-Tencor針對7納米以下的邏輯和尖端記憶體設計節點推出了五款顯影成型控制系統，以幫助晶元製造商實現多重曝光技術和EUV微影所需的嚴格製程公差。在IC製造廠內，ATL疊對量測系統和SpectraFilm F1薄膜量測系統可以針對finFET、DRAM、3D NAND和其他複雜元件結構的製造提供製程表徵分析和偏移監控。

Teron 640e光罩檢測產品系列和LMS IPRO7光罩疊對位準量測系統可以協助光罩廠開發和鑒定EUV和先進的光學光罩。5DAnalyzer X1高級資料分析系統提供開放架構的基礎，以支持晶圓廠量身定製的分析和實時製程式控制制的應用。這五款新系統拓展了KLA-Tencor的多元化量測、檢測和資料分析的系統組合，從而可以從根源上對製程變化進行識別和糾正。

對於7納米和5納米設計節點，晶元製造商在生產中找到疊對誤差，線寬尺寸不均和熱點（hotspot）的根本起因變得越來越困難。KLA-Tencor公司行銷長暨資深副總Oreste Donzella表示，除了曝光機的校正之外，客戶也在了解不同的光罩和晶圓製程步驟變化是如何影響顯影成型的。

透過提供全製造廠範圍的開放式量測和檢測資料，IC工程師可以對製程問題迅速定位，並且在其發生的位置直接進行管理。我們的系統，例如今天推出的五款系統，讓客戶能夠降低由每個晶圓、光罩和製程步驟所導致的顯影成型誤差。

Brewer Science：先進封裝可解決現階段製程微縮挑戰

今日的消費性電子產品、網路、高效能運算(HPC) 和汽車應用皆仰賴封裝為小型尺寸的半導體裝置，其提供更多效能與功能，同時產熱更少且操作時更省電。透過摩爾定律推動前端流程開發，領先的代工和積體裝置製造商(IDM) 持續不斷挑戰裝置大小的極限，從7 納米邁向3 納米。同時，眾所期待由外包半導體組裝和測試(OSAT) 公司開發的創新先進封裝方法，提供了另一種實現這些需求的強大方法。

Brewer Science半導體製造副技術長James Lamb指出，Brewer Science 明白產業需要透過先進節點邏輯和記憶體才能達到的高度運算能力，以及需要先進封裝創新的異質整合功能。目前Brewer Science持續加重投資在開發專門材料和製程來支持這兩者，包括針對扇出型封裝(FO) 和3D IC 製程的健全暫時性貼合/剝離材料和製程的組合，到用於先進微影製程的EUV 和DSA 材料。

台灣的半導體製造產業致力於先進節點微影，以及先進晶圓級封裝的高量製造(HVM)。此外，這個地區擁有強大的顯示器產業基礎設施，因此具備執行面板級進階封裝製程的優勢。

James Lamb認為，透過先進封裝，將可延續摩爾定律的生命周期。這對於解決現階段製程微縮技術的極限有非常大的幫助。放眼目前台灣的先進代工、研究機構和OSAT，一向被視為半導體製造的領導者。Brewer Science也將致力於支援台灣從裝置設計到高量製造的創新。透過先進的材料組和製程，解決前端矽和後端先進晶圓級封裝架構中的供應鏈需求。

點擊展開全文

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！