DARPA設立新項目，全力推進「電子復興」計劃

關鍵詞：電子復興計劃 材料和集成 電路設計 系統架構

近日，DARPA宣布引入新的投資項目來進一步推進「電子復興」計劃。「電子復興」計劃（ERI：Electronics Resurgence Initiative）於2017年6月正式啟動，DARPA期望通過該計劃開啟全新的創新途徑，來應對微電子技術領域即將要面對的來自工程技術和經濟成本方面的挑戰。對於已持續發展了半個多世紀的微電子技術，這些問題如果得不到解決，勢必會影響未來的發展。為保持電子行業健康的發展勢頭，DARPA「電子復興」計劃將在接下來的四年里投入數億美元資金，以扶持和培養在先進材料、電路設計工具和系統架構三方面的創新性研究。除了DARPA的現有項目和當前美國最大的大學基礎電子研究項目「聯合大學微電子項目」（JUMP）之外，DARPA又通過近期發布的三個廣泛機構公告（BAAs）在「電子復興」計劃中增添了六個全新的項目。

在摩爾定律的引領下，電子行業已發展了半個多世紀。按照摩爾定律所強調的等比例縮放思路，誰能掌握最先進的等比例縮放技術，誰就將獲得最大的商業利益和最大限度地提升國防能力。雖然摩爾定律目前仍然適用，但由於對設計和製造技術的要求越來越高，保持電子行業高速的發展步伐變得越來越困難和昂貴。而這正是「電子復興」計劃的切入點。

DARPA微系統辦公室（MTO）已經開展了很多年的現有項目，如 「多樣化可用異構集成」（DAHI）項目、「常見異構集成和知識產權可重用策略」（CHIPS）項目和「以更快時間尺度實現電路」（CRAFT）項目，作為「電子復興」計劃的基礎，為材料和集成、電路設計和系統架構三大支柱提供支撐。「電子復興」計劃的另一個主要組成部分是前文提到的廣泛大學基礎研究項目「聯合大學微電子項目」（JUMP）。依託「聯合大學微電子項目」（JUMP），DARPA微系統辦公室計劃與合作夥伴一起建立一個微電子技術領域的基礎研究基地。DARPA新增添的六個項目同樣是為「電子復興」計劃的三大支柱研究領域提供創新支撐，專註於戈登摩爾所預測的當等比例縮放思路無法繼續降低成本時微電子技術進一步發展所必須的基礎研究領域。六個新項目的資金來源是美國防部在2018財年預算中為DARPA開展「電子復興」計劃所提供的7500萬美元撥款。

「電子復興」計劃總體框架

DARPA「電子復興」計劃新增的六個項目分別為：「三維單晶元系統」（3DSoC：Three Dimensional Monolithic System-on-a-Chip）項目、「新式計算基礎需求」（FRANC：Foundations Required for Novel Compute）項目、「電子設備智能設計」（IDEA：Intelligent Design of Electronic Assets）項目、「高端開源硬體」（POSH：Posh Open Source Hardware）項目、「軟體定義硬體」（SDH：Software Defined Hardware）項目和「特定領域片上系統」（DDSoC：Domain-Specific System on a Chip）項目。其中，3DSoC和FRANC項目為「電子復興」計劃材料和集成支柱領域提供支撐，IDEA和POSH項目為「電子復興」計劃電路設計支柱領域提供支撐，SDH和DDSoC為「電子復興」計劃系統架構領域提供支撐。下面就以「電子復興」計劃三大支柱領域進行劃分，對這六個項目進行介紹。

ERI材料和集成領域新項目：3DSoC和FRANC

為了回答「我們是否可以利用非傳統電子材料集成來增強傳統硅集成電路以及實現與傳統等比例縮放思路相關的性能提升？」這一問題，DARPA決定開展「三維單晶元系統」（3DSoC）和「新式計算基礎需求」（FRANC）兩個新項目。計劃大綱詳見編號為HR001117S00056的廣泛機構公告（BAAs）文件。

「三維單晶元系統」（3DSoC）項目：傳統微電子晶元為平面、二維結構，3DSoC項目主要聚焦在單襯底第三維度垂直向上構建微系統所需材料、設計工具和製造技術的研發。通過該項目可實現邏輯、存儲及輸入/輸出元件的高效封裝，從而使系統的運行功耗更低，計算速度提升50倍以上。

「新式計算基礎需求」（FRANC）項目：此項目的目標是超越傳統邏輯和存儲功能相分離的馮諾依曼架構（以數學、物理學和計算機科學先驅約翰馮諾依曼命名）。當前，在馮諾依曼架構下，因數據在存儲單元和處理器之間傳輸所造成的時間延遲和能量消耗成為阻礙計算機性能進一步提升的主要原因。針對該項目所提出的研究計劃需要展示如何通過開發新型材料、器件及演算法加速邏輯電路中的數據存儲速度或通過設計全新的、比以往更為複雜的邏輯和存儲電路結構來突破這一「存儲瓶頸」。

ERI電路設計領域新項目：IDEA和POSH

為了回答「我們是否可以降低設計現代片上系統的複雜度、縮短設計所需時間，並開創電路和系統專門化的全新時代？」這一問題，DARPA決定開展「電子設備智能設計」（IDEA）和「高端開源硬體」（POSH）兩個新項目。計劃大綱詳見編號為HR001117S0054的廣泛機構公告（BAAs）文件。

「電子設備智能設計」（IDEA）項目：該項目的最終目標之一是實現「設計過程中無人干預」的能力，甚至在混合信號集成電路、多集成電路模塊系統級封裝和印刷電路板等複雜電子技術的24小時設計框架中也無需專家進行設計。

「高端開源硬體」（POSH）項目：該項目旨在構建一個開源的設計和驗證框架，包括以低成本實現超複雜片上系統設計的技術、方法和標準。DARPA「電子復興」計劃團隊期望利用可降低複雜片上系統設計門檻的全新設計工具開啟專用設計創新的新時代。開源軟體最有可能成為在應用層面實現創新的工具。

ERI系統架構領域新項目：SDH和DDSoC

為了回答「我們是否能夠在繼續依賴傳統編程結構的情況下，獲得專用化晶元所帶來的好處？」這一問題，DARPA決定開展「軟體定義硬體」（SDH）和「特定領域片上系統」（DDSoC）兩個新項目。計劃大綱詳見編號為HR001117S0055的廣泛機構公告（BAAs）文件。

「軟體定義硬體」（SDH）項目：該項目旨在構建可重構軟硬體設計和製造的決策輔助技術基礎。這些可重構軟硬體需要具備運行數據密集型演算法的能力（具備該能力是實現未來機器學習和自主系統的基礎）和與目前專用集成電路（ASICs）相當的性能。在現代戰爭中，決策是由所獲取的數據信息來驅動的，例如，由成千上萬個感測器提供的情報、監視和偵察（ISR）數據、後勤物流/供應鏈數據和人員績效評估指標數據等。對這些數據的有效利用依賴於可進行大規模計算的有效演算法。

「特定領域片上系統」（DDSoC）項目：該項目的設立是受通過單一編程框架實現多應用系統快速開發需求的驅動。這一單一編程框架能夠使片上系統設計人員將通用、專用（如專用集成電路）、硬體加速輔助處理、存儲和輸入/輸出等要素進行混合和匹配，從而實現特定技術領域應用片上系統的簡單編程。例如，軟體定義無線電（software-defined radio）就是這些特定技術領域中的一種，應用範圍包括移動通信、衛星通信、私人網路、所有類型雷達和網路空間電子戰等。

設立新項目的意義

新項目與DARPA現有項目和JUMP計劃相結合可構成實現下一階段創新的更為堅實的基礎，並在2025年到2030年時間框架內提供對國家安全至關重要的電子技術能力。

下一步計劃

下一步，將彙集對這六個新項目感興趣的研究人員，開展項目「提案者日」（Proposers Day）活動，以推動新項目的順利運行。其中，系統架構領域的SDH和DDSoC項目的「提案者日」活動，分別已於9月18和19日兩天在弗吉尼亞州阿林頓舉行。電路設計領域的IDEA和POSH項目的「提案者日」活動將於9月22日在加州山景城舉行。材料和集成領域的FRANC項目已於9月15日以網路研討會的形式舉行相關活動。DDSoC項目「提案者日」活動定於9月22日在DARPA位於阿林頓的總部舉行。關於這些「提案者日」的更多細節，詳見DARPA編號為DARPA-SN-17-75的特別通知。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！