淺談去嵌入的方法

在用示波器進行信號質量的測試中，一般情況下我們是直接對我們感興趣的位置的信號進行測試。但是隨著系統設計的複雜以及封裝密度的提高，由於客觀條件的限制，很多時候我們不能直接測量到感興趣點的信號。

比如在下圖的例子中，被測件是一款Xilinx公司支持28Gbps串列介面的FPGA晶元，採用BGA封裝，為了對其輸出的信號質量進行測試，我們必須把被測晶元安裝在一塊專門設計的測試夾具上，並通過同軸線把被測的高速信號引出。對於做晶元設計的人員來說，關心的是在晶元輸出管腳處的信號質量，但是由於信號數據速率很高，其實際能夠接觸到的測試點和關心的測試點間的傳輸通道會對信號質量產生一定影響，因此兩個點上的信號質量並不一樣。為了解決這個問題，我們就需要有一種方法能夠根據實際測試點處的信號質量推算出關心的測試點處的信號質量，這就是通道的去嵌入（De-embedding）。

去嵌入的技術來源於矢量網路分析儀（VNA：VectorNetwork Analyzer）的校準技術，目前已經廣泛應用於微波及高速數字信號的模擬和測量領域。以我們這個例子來說，實際的測試點和我們關心的測試點之間有一段傳輸通道，如果我們可以知道關心的測試點和實際測試點間的傳輸通道的參數模型，就可以通過相應的計算，得到關心的測試點處的信號波形。因為這種操作就好像把中間的傳輸通道移除了一樣，所以這個操作通常稱為去嵌入。下圖是去嵌入軟體的工作原理。

要實現去嵌入的操作，一方面需要測試儀器或者模擬軟體支持相應的功能，另一方面需要事先拿到要進行去嵌入的傳輸通道的模型，這個模型通常用S參數文件來表示。S參數文件是廣泛應用於微波和高速數字中用於描述器件特性的一種文本文件格式，其內部包含了其各個埠對於不同頻率的信號的傳輸和反射特性。

實際上，要得到關心的傳輸通道的S參數文件模型，也不是一件簡單的事情，根據不同場合可以採用不同的技術。比如通過微同軸探頭連接在通道兩側做實際測試、通過專門設計的測試走線做模擬測試、利用矢量網路分析儀最新的AFR（AutomaticFixture Removal）技術通過反射測量直接提取、以及利用模擬軟體根據PCB走線的物理特性進行模擬提取等。

比如下圖是在PCIe3.0的規範里（來源：PCIExpress Base Specification Revision 3.0）建議的進行晶元信號質量測試的方法。被測晶元必須通過BreakoutChannel轉成同軸介面連接測試設備。為了評估Breakout Channel參數對於信號質量的影響，或者進一步通過去嵌入的方式補償其影響，可以在設計製作測試板的同時，在旁邊按同樣的走線方式設計一個ReplicaChannel。Replica Channel和BreakoutChannel的走線方式、使用的疊層和材料完全一樣，區別只是ReplicaChannel兩端都設計成同軸介面，可以直接連接矢量網路分析儀進行S參數測試。通過測量ReplicaChannel的S參數，就可以得到BreakoutChannel的S參數模型。當然，隨著技術的發展，在滿足一定的布線設計條件下，現在的矢量網路分析儀已經可以通過AFR技術直接測量BreakoutChannel的反射參數而計算出其插入損耗等完整的S參數模型，可以簡化模型的提取工作。

下圖是通過模擬以及不同的AFR方法提取的前述中Xilixn的FPGA晶元測試夾具的測試點和晶元管腳間的傳輸通道的S21插入損耗曲線。整個插損曲線覆蓋到了50GHz的頻率範圍，雖然用不同方法得到的插入損耗曲線由於誤差影響因素不太一樣（所以在高頻時曲線參數有些差異），但所有的結果都顯示上述測試夾具在14GHz附近的插入損耗接近-4dB，因此其對28Gbps信號質量的影響是不能忽略的。

有了通道的S參數文件，就可以在示波器里對測量波形進行去嵌入操作。下圖是在採樣示波器里進行通道去嵌入操作的例子。測試中採用2個示波器對差分信號進行測量，因此我們可以導入差分的S4P文件對測試波形進行去嵌入操作。

通過去嵌入運算，我們可以得到感興趣的信號管腳處的信號質量。下圖顯示了示波器直接測量到的信號波形和通過去嵌入運算得到晶元管腳處的信號質量的對比。在去嵌入時，我們分別調入了3種用不同方法得到的S參數文件，因此計算出的波形稍有差異，但是信號的上升時間和幅度都有明顯提升。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！