開源RISC-V架構正在改變IoT處理器的遊戲規則

什麼是RISC-V？

RISC-V是一個開放的指令集架構（ISA），最初由加州大學伯克利分校的計算機科學系開發。它基於流行的精簡指令集（RISC），和ARM、MIPS和其它常見的商業處理器架構一樣。

RISC-V自2010年開始，現在已經成長為一個巨大的全球合作項目，橫跨多個大學和工業領域。它的一致性是由非營利的RISC-V基金會(https://riscv.org/)保證的，既指導底層指令集架構（ISA）規範，又扮演市場引擎的角色來推廣RISC-V。

需要澄清的是RISC-V的指令集架構，正如它的名字，是一個指令集的架構規範，而不是一個具體的處理器設計。從開源指令集架構開始，很多的學術和行業團隊創造了多個不同設計的處理器，但本質上講都是同一種語言。快速瀏覽RISC-V基金會的網站，上面展示了大量的處理器實現，從完整的開源處理器設計，比如 Rocket、Orca和PULPino，到生產商業處理器核的公司，如SiFive、Codasip、Andes和Cortus。

這些處理器的實現範圍十分廣泛，從簡單物聯網處理器到運行Linux的應用處理器，都是基於一套共同的指令集，從而反映出相較於一個封閉的商業ISA來說，RISC-V的關鍵優勢，即差異化和自由選擇權，可以更換處理器供應商而不遭受產品重構的痛苦。

免費的所以一定存在風險，不對？

在這一點上，謹慎的做法是考察實際情況，查看新產品設計中影響處理器選擇的因素。如同大多數設計決策一樣，涉及到很多技術和商業因素，一些是基於硬性指標，一些則基於難以量化的方面。

技術指標是不言而喻的：包括處理器具備足夠的馬力，支持後續產品的可擴展性，是否匹配包絡功率，是否滿足所需的安全級別，有沒有友好熟悉的軟體開發/調試環境，用戶能否繼承之前的代碼庫。商業上要考慮成本，比如面積（包括門數和內存大小）、版稅和整個授權許可費用。它還要考慮其它商務方面的因素，包括供應商鎖定、保證與賠償、商業報告義務、進行修改的合法權利等等。

考慮所有這些因素，大多數設計往往採取一種「安全」選項，通常使用一個專有的商業處理器，並且經常綁定在以前使用的系列上。然而站在戰略層面，很多公司對選擇限制日益增強但強大的商業處理器IP供應商感到不安。人們渴望更多的商業自由，打破封閉指令集的鎖定，這不光是在授權許可和版權使用費方面有意義，也有利於差異化。

這種需求使得RISC-V揚帆起航。RISC-V開源的指令集架構為晶元公司提供了現實的選擇，超越普通的商業選項，避免承擔過度的戰略風險，就如同linux、FreeRTOS和許多其它開源RTOS在今天無可爭辯的替代了商業操作系統。特別在那些消費物聯網設備上使用的小型嵌入式處理器上，這種選擇非常現實。許多知名的一流公司，包括西部數據和英偉達，已經公開宣布了自己的意圖，甚至已經進行了大規模的生產。更多的公司正在評估RISC-V，其中一些秘密開始了先進的設計。

CEVA在RISC-V上的經驗

和這些公司一樣，CEVA已經被RISC-V的潛力所吸引，特別是我們RivieraWaves的 Wi-Fi和藍牙IP產品。這些通信技術需要一個小型處理器執行協議棧，我們的目標是創建一個預先集成的參考平台，支持我們的客戶自由選擇處理器。由於IP的架構設計滿足超低功耗的操作，即使是高級的無線網路配置，對於處理器馬力的需求也很溫和。簡要來說，我們需要邏輯門數少、能效比高、處理器成熟，加上一個熟悉的商用軟體開發環境，可以生成面積節約的緊湊代碼。處理器設計必須容易部署(全速運行)在FPGA和ASIC / ASSP上，它必須有一個法律框架與我們的授權IP業務兼容。

CEVA運行RISC-V的Wi-Fi平台

我們選擇的RISC-V處理器內核在20K門這個量級，可以達到2.44 Coremark / MHz這個不錯的成績，和硬體需求完全吻合。我們內部的性能和代碼密集度測試結果顯示，已經達到了比肩一流處理器的水平。同樣重要的是根據我們的經驗，將一個完整的系統移植到RISC-V所需的工作量非常少。以更複雜的Wifi平台為例，用嵌入式RISC-V處理器取代商業處理器，我們只花了一個星期就完成了集成、模擬和創建一個新的FPGA二進位文件，實現RivieraWaves完整的Wi-Fi 演示平台，。此外，現有的協議軟體已經在多個不同的商業處理器上進行了開發和部署，移植到RISC-V平台上只花了兩周時間，包括移植、測試和系統級驗證。這沒有什麼奇怪的，多虧了熟悉的GNU GCC / GDB調試器和LLVM編譯器/環境。

總的來說，這個項目是一個偉大的成功，RISC-V真正兌現了承諾。CEVA現在是RISC-V基金會的新成員，很高興能夠提供RISC-V基礎平台作為搭載我們的Wi-Fi 和藍牙IP核的一個選項。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！