串擾問題的分析和定位
這篇文章最初是寫給公司的感恩月活動，我在這裡也把它貼出來和大家探討，文末我列了參考材料，感興趣的同學也可以去找來看看。
Tuesday,March 20, 2018
9:56AM
隨著數據中心等設施傳輸帶寬需求持續增長，單一鏈路信號速率已經達到56Gbps，信號跳變時間陡峭至10幾ps量級，埠密度也在提升，比如400G標準，介面支持8路56Gbps PAM-4信號，交換設備可以支持幾十甚至上百路高速鏈路埠，但由於晶元、板級、介面模塊內布線空間的限制，串擾問題變的越發明顯；另外，對於低成本的產品，為了降低成本減少PCB的層數，信號集中走在表層，而高密度的表層走線遠端串擾會非常明顯；另一方面，超高速鏈路有從NRZ到PAM-4的演進趨勢，信號本身的信噪比就下降超過9dB，串擾引起的雜訊佔比就更加明顯。所以在高速鏈路中，除了傳統的鏈路匹配、損耗、抖動等問題之外，串擾問題甚至成了高速鏈路中信號完整性主導性的問題，分析和降低串擾也成為高速設計中必不可少的環節。
今天我就為大家簡要介紹一種使用示波器分析和定位串擾問題的方法。
首先我們先來看一下串擾是如何產生的。
由於傳輸線之間的間距有限，在傳輸線之間存在著電磁干擾，以下圖為例，左右兩條傳輸線，以共同的參考地平面，通過介質形成電場，並在靠近的區域交疊，形成了互容，在左面傳輸線導體中有電流流過，通過互容耦合到另外一條受侵害傳輸線的導體，耦合電流將向受侵害傳輸線兩端傳播。另外一方面，根據楞次定律，左面傳輸線流經電流發生變化引起磁通量的變化，被耦合到的右面的傳輸線形成反向電流，以阻礙入侵者磁通的變化。我們稱左面的為入侵信號或干擾源，右面的為受侵害信號，這樣的磁場耦合，形成互感（參考1）。
這兩種耦合關係可以用下面的基本互容、互感的模型圖來表示。
用數學公式表達互感和互容形成的能量的傳遞公式如下
根據上面所說的互容和互感效應，在干擾源發出激勵信號，會在受侵害信號上產生反向和前向電流，從而形成近端串擾（NEXT）和遠端串擾（FEXT），(下圖摘自Intel的膠片)，綜合來看，近端串擾是由互容和互感形成的耦合電流的疊加，遠端串擾是互容引起的電流和互感形成的耦合電流相減（參考4）。
如果在入侵鏈路末端和受侵害鏈路的兩端都匹配端接，近端形成的是兩種串擾的同向疊加，幅度是正值，以微帶線為例，通常來說互感引起的耦合電流要更大，所以在遠端疊加形成的串擾為負。
入侵階躍信號邊沿從源端開始傳輸，在受侵害鏈路形成反向傳輸波，一直到入侵信號抵達鏈路末端，受侵害鏈路反向傳輸波形在遠端再經過一個單程傳輸延遲傳到近端，這樣近端串擾形成的同向脈衝的寬度就是信號傳輸延遲的兩倍。
而入侵信號通過互感在受侵害鏈路上形成的反向電流大過由於互容引起的正向電流，所以在受侵害鏈路形成負脈衝，它與入侵信號傳輸方向一致，形成的脈衝會隨著信號的傳輸不斷累加，幅度會逐漸變大，在遠端與入侵信號邊沿同步到達，在遠端形成脈寬與入侵信號上升時間相等的負脈衝，如果入侵信號上升時間越陡峭，形成的串擾幅度就會越大。
下面是通過模擬得到的受干擾的靜態鏈路上形成的近端和遠端串擾的波形(參考材料1)
我們也可以通過簡單的實驗，來理解實際的串擾影響，使用信號發生器在PCB板鏈路上激勵信號，在耦合通道上看到的近端和遠端實測的串擾信號波形，黃色波形為串擾源階躍信號，綠色為受干擾鏈路的響應波形，可以看到在近端和遠端分別形成正負脈衝。
前面我們分析的是受侵害鏈路在靜態狀態下受到干擾的情況，如果受侵害鏈路也在有信號傳輸，被干擾信號的眼圖在串擾的作用下會變成什麼樣呢？
下面我們通過下圖展示的FPGA板上串擾鏈路實際測試案例，來分析各種串擾問題對高速信號會帶來哪些影響。
下圖是觀測鏈路中發出的5Gbps的信號，晶元打開了去加重，經過10英寸左右走線，連接到示波器，我們可以看到在信號中測試的眼圖很清晰，為了簡化起見，我們以50%的位置測量眼高EH，以0電平threshold測試眼寬EW，直接從測量數據得到眼高眼寬，可以看到眼高和眼寬分別達150mv和173ps
我們原始信號做FFT，信號幅度譜線也很清楚，信號是PRBS碼型，譜包絡呈現Sinc2(x)的形狀，按信號速率/碼型長度等頻率間隔分布譜線。
下面打開同速率的相鄰鏈路，在遠端連接到示波器，我們看到被侵害信號上會出現多個高分布概率的波形累計，眼線變得很粗，這些實際就是由於干擾信號通過遠端串擾形成的窄脈衝疊加在了受侵害信號上，使得信號的張度變小。
如果我們關閉受侵害鏈路，只打開串擾信號，我們在受侵害鏈路可以明顯看到幾十毫伏的小脈衝，脈衝寬度接近干擾信號的跳變時間。
如果我們再打開受侵害信號觀察FFT，我們發現在譜線中分布著譜線密度更高的雜訊，分布於低頻到高頻，高頻包絡的空缺頻率在干擾信號的速率點，這些雜訊實際就是上面所看到的串擾形成的窄脈衝形成的頻譜。
如果我們再單獨打開一路干擾信號從測量點的近端耦合到被干擾信號，我們看到被侵害信號在邊沿或穩態區域沒有明顯的突變，整體形狀變化不很明顯，但眼圖的線條明顯變粗，信號中存在較大的雜訊和抖動。
我們再打開FFT，可以看到在信號頻譜中藏著近端串擾引入的雜訊，相比較遠端穿繞這個雜訊的能量主要集中在更低的信號速率的頻段範圍內，近端串擾形成的脈衝寬度與鏈路傳輸延遲有關，在時域來看雜訊分布比較均勻。
如果我們同時打開兩個相鄰鏈路的信號，在近端和遠端共同作用形成串擾，我們發現，受侵害鏈路的眼圖張度變的小很多，這時候眼高和眼寬分別降低為是63mv和133ps，與之前的乾淨的原始信號比較，眼高和眼寬分別縮小了60%和25%。
上面我們所說的都是考慮傳輸線之間的串擾，另外一方面，也要考慮電源紋波和雜訊等問題對高速鏈路影響，雖然不同於高速鏈路之間的電磁干擾，但因為電源雜訊和紋波也會進一步惡化信號的雜訊和抖動，所以我們也把這部分歸為廣義的串擾，下圖是使用電源軌探頭N7020A對Serdes IO供電電壓和PLL供電電壓的測量結果，可以看到電源上存在低頻紋波、跌落和高頻雜訊等現象
上述電源施加於高速IO以及PLL供電時，對高速鏈路信號的幅度和相位都會產生影響，導致高速信號的眼皮變厚，抖動也會變大，如下圖所示。
如果我們將FPGA板上的近端遠端串擾，電源雜訊同時施加，可以看到眼圖變得非常的模糊，眼高和眼寬分別只剩下28mv和61ps，如果再考慮到鏈路損耗等因素，針對這樣的眼圖，即使打開接收端均衡，可能也無法獲得低誤碼率的傳輸能力
上面我們舉了多種串擾因素所造成的對信號的影響，歸納來說，可以將串擾源歸類為傳輸線和電源，1.傳輸線之間存在近端和遠端串擾，導致眼圖閉合、抖動變大，2.傳輸線與電源之間，可能互為干擾，如果以電源作為干擾源的角度來看，電源雜訊對高速信號可能會產生幅度干擾，也會通過PLL對信號相位抖動產生影響；如果以高速信號作為干擾源的角度，高速IO高低電平同步切換，會在寄生電感上產生地彈效應V=L x di/dt，類似的也會在電源平面產生雜訊。我們將串擾的構成總結如下（參考2）。
對於高速無源鏈路來說，從頻域表達的傳遞函數是對鏈路間串擾程度描述的一個常用的方法，我們可以通過網路儀VNA測量鏈路間近端或遠端的插入損耗，對電纜或者PCB上相鄰鏈路間，分別測量NEXT或FEXT，定量反映在鏈路間頻域的傳遞特性。
通過ADS模擬工具或者示波器里的InfiniiSim工具可以加入S參數模擬干擾信號耦合到被侵害信號後的結果，但如果在實際在系統PCB級有源測試分析時，由於串擾源來自鏈路之間，也來自於電源，各種因素比較複雜。通過上述的串擾產生機制，我們了解了各種串擾因素對信號影響的特徵，以前我也講過通過抖動趨勢分析可以分析出抖動的主要來源，但在複雜因素的綜合影響下，準確定位串擾源在哪裡非常有挑戰，也很難判斷各種串擾源對信號惡化的影響程度，現有的分析工具都比較有挑戰。
這裡我為大家介紹Keysight的N8833A/B串擾分析工具，它可以通過實際測量到高速鏈路波形、電源波形，通過軟體演算法計算理想波形及串擾源對受侵害信號的傳遞模型，計算串擾源對信號的影響程度，以及去除串擾後的波形，通過這些方式，在示波器內對串擾問題進行精確的定位和測量。
下面，我們通過一個實驗來展示一下，如何使用串擾分析工具N8833A進行串擾分析
(受限於樣機資源演示使用8G的示波器，僅使用其中兩同道進行串擾分析)
1.高速鏈路間的串擾影響，我們打開遠端串擾，利用N8833A分析工具（設置方法不此處贅述），將串擾源設定為串列信號，軟體計算出來碼型長度，理想碼型，以及計算出信號間的傳遞模型，計算出串擾源對受侵害信號幅度的影響程度為14%，信號自身的ISI影響約是14%，軟體將串擾源影響移出後，下圖屏幕中間的波形可以看到眼高和眼寬的結果和文章前面提到的原始沒有打開串擾條件下的波形是比較接近的，另外，分析工具也可以對由於ISI的影響移除後的理想波形，這裡我就不再展示。
2.打開電源串擾源，使用N8833A串擾分析工具，將串擾類型設置為電源類型，
通過電源軌探頭N7020A探測電源，精確測量電源的高頻雜訊，以及精確測量紋波。下面這個實例，我們通過串擾分析工具，可以看到這個PLL電源雜訊對信號的幅度干擾只有1%，幾乎很小，但對於TIE也就是抖動的影響佔比達到69%
降低串擾的方法：
現在行業內也有不少關於降低串擾的研究，因為布局的限制，提高走線間隔或通過隔離地線屏蔽的方式成本較高，有一些研究通過走線方法來降低串擾，如微帶線走Tabbed-line走線等方式來線增加互容抵消互感效應降低FEXT串擾（參考5）；也有研究從疊層結構上，微帶線和帶狀線在NEXT和FEXT表現不同，在不同層通過Tx和Rx鏈路通道交替走線或同向走線來降低串擾，由於篇幅的關係，這部分內容在此處不詳細展開。當然電源也是一個很重要的因素，改善電源完整性和PDN設計是一個非常重要的課題，本文也不再贅述。
總結：
本文探討了串擾形成的機理，以及在實際信號中的不同串擾呈現的特性，我們將各種串擾進行分類，通過時域串擾分析工具N8833A，分析各種串擾源對受干擾信號惡化的影響程度，通過軟體演算法推導出在沒有串擾源的情況下的理想波形，通過這些分析手段，幫助研發人員調試和分析串擾來源，從而有針對性的改善設計，提升產品的性能。
參考
1.「Characterize and Debug Crosstalk, throughSimulation and Scope Measurements」
DesignCon 2016
2.「Overcoming Crosstalk Challenges in Today』sDigital and Wireless Designs」
Application Note, Keysight Technologies
3.「Crosstalk Analysis Application User』s Guide」Keysight Technologies
4.「Crosstalk Overview and Modes」 Intel
5.「Crosstalk Mitigation and Impedance ManagementUsing Tabbed Lines」 Intel
TAG:高速設計與測試測量 |