CMOS圖像感測器的3D堆疊技術

為了加速影像數據處理， 業界研發了在互補金屬氧化物半導體(CMOS)影像感測器中配備嵌入式動態隨機存取存儲器(DRAM)，推出了配備DRAM的三層堆疊式CMOS影像感測器，SONY是最早發布這一產品的廠家，這款型號為IMX400的三層堆疊式感光元件(Exmor RS)是專為智能手機而打造的。

SONY的堆疊式CMOS感測器元件

Sony的Xperia XZ Premium和Xperia XZ兩款旗艦級智能手機搭載了具有960fps畫面更新率的Motion Eye相機模組。

這款三層堆疊的CMOS影像感測器(CIS)被面對背地安裝在DRAM上，使得DRAM與影像訊號處理器(ISP)面對面接在一起。

Sony三層堆疊式CMOS影像感測器的晶元橫截面

Sony在其較早的19Mp影像感測器中使用雙模擬/數位轉換器(ADC)，為畫素資料進行數字化。而今，該公司使用4層ADC的結構提高讀取速度，同時也改善了處理能力。DRAM則用於暫時儲存高速數據，然後再以感測器介面的最佳速率輸出。該設計使其能以1/120秒讀取1,930萬畫素的靜態影像，而在影片模式下可達到1,000fps的畫面更新率，較以往產品的靜態影像與動態影片分別提高了4倍和8倍的速度。Sony可說是再次將手機相機的功能推至極限。

Sony新開發配備DRAM的三層堆疊式CMOS影像感測器

3D堆疊技術

3D 堆疊技術是把不同功能的晶元或結構, 通過堆疊技術和過孔互連等微機械加工技術, 使其在 Z軸方向上形成立體集成和信號連通以及圓片級、晶元級、硅帽封裝等封裝和可靠性技術為目標的三維立體堆疊加工技術, 用於微系統集成, 是繼片上系統( SOC) 、多晶元模塊( MCM ) 之後發展起來的系統級封裝( SiP/ SoP) 的先進位造新技術。

微電子的模塊已經實現 3D 圓片級封裝( WLP)的 系統級封 裝 ( SiP ) 技術, 例如, CIS RF 模塊、M EM S 封裝、標準器件封裝, 已有量產, 2009 年開始 3D TSV 堆疊時代( 3D TSV Stack Era ) 的到來，模塊化晶元、快閃記憶體及 DRAM , 通過堆疊以獲得增強的內存容量。

3D 堆疊的主要形式和分類

目前有多種基於 3D 堆疊方法, 主要包括: 晶元與晶元的堆疊( D2D) 、晶元與圓片的堆疊( D2W ) 以及圓片與圓片的堆疊( W2W) 。

D2D 堆疊方式是當前系統級封裝( SiP) 方式的主要互聯方式, 該堆疊方法主要利用引線鍵合的方式, 實現3D 方向晶元間的互聯, 如圖( a) 所示。 D2D 方式雖然可以實現3D 堆疊, 提高系統集成度, 但由於主要使用引線鍵合方式互聯, 限制了系統集成度進一步提高, 並由於引線會引入寄生效應, 降低了 3D 系統的性能;

D2W 堆疊方式利用晶元分別與圓片相應功能位置實現3D 堆疊,如圖( b) 所示, 該種方式主要利用 flip-chip( 倒裝)方式和bump( 置球) 鍵合方式, 實現晶元與圓片電極的互聯, 該方式與 D2D 方式相比, 具有更高的互聯密度和性能, 並且與高性能的 flip-chip 鍵合機配合,可以獲得較高的生產效率；

W2W 堆疊方式利用圓片與圓片鍵合, 實現3D 堆疊, 在圓片鍵合過程中, 利用 TSV 實現信號的互聯, 如圖( c) 所示, 該種方式具有互聯密度高、成本低並且可同時實現圓片級封裝( WLP) 的優點, 可以實現 AD、I/ O、感測器等多功能器件的混合集成。

對於 D2W 和 W2W 堆疊方式,從生產效率的角度, W 2W 方式效率最高, 但從成品率角度考慮, 由於 D2W 方式可以通過篩選, 實現合格晶元( Know good die, KGD) 之間的堆疊, 因此成品率較高; 而 W2W 方式, 無法通過實現事先篩選,

會嚴重影響堆疊的成品率。

對於 W2W 堆疊方式, 必須嚴格控制晶元及 3D 堆疊工藝的成品率, 否則, 隨著堆疊層數的增加, 成品率將大幅下降。 對於一個需要 3 層的堆疊工藝來說, 必須將圓片成品率及層疊成品率均控制在 98%以上, 才可能獲得 90%以上的 3D 堆疊成品率。

層間互聯技術——TSV

從微電子技術的發展趨勢看, 基於 TSV 技術的3D 堆疊技術, 將是微電子技術發展的必然趨勢, 但也面臨許多技術挑戰, 如 TSV 技術、超薄片加工技術( 臨時鍵合、減薄等) 、異質鍵合技術、層間對準技術等等, 其中, TSV 技術最為關鍵。

穿透硅通孔( TSV) 將在先進的三維集成電路( 3D IC) 設計中提供多層晶元之間的互連功能, 是通過在晶元和晶元之間、晶圓和晶圓之間製作垂直導通, 實現晶元之間互連的最新技術。 與以往的IC 封裝鍵合和使用凸點的疊加技術不同, TSV 能夠使晶元在三維方向堆疊的密度最大、外形尺寸最小, 並且大大改善晶元速度和降低功耗的性能。

採用硅通孔技術( TSVs) 的堆疊器件

TSV 與目前應用於多層互連的通孔有所不同,一方面 TSV 通孔的直徑通常僅為為 1～100 μm , 深度 10～400 μm, 為集成電路或者其他多功能器件的高密度混合集成提供可能; 另一方面, 它們不僅需要穿透組成疊層電路的各種材料, 還需要穿透很厚的硅襯底, 因此對通孔的刻蝕技術具有較高的要求。目前製造商們正在考慮的多種三維集成方案, 也需要多種尺寸的T SV 與之配合。 等離子刻蝕技術已經廣泛應用於存儲器和 MEM S 生產的深硅刻蝕工藝, 同樣也非常適合於製造 TSV。

利用3D 堆疊技術實現微系統, 是未來發展的必然趨勢, 是突破摩爾定律發展的必然選擇。其中利用MEMS 技術實現 TSV 互連, 是該技術的核心技術,必須重點解決與突破。

註明：1、公眾號名稱及ID 2、想要轉載文章的標題

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！