嵌入式晶元封裝發展趨勢解析

據麥姆斯諮詢介紹，晶元及系統外形尺寸的發展趨勢是越做越小，嵌入式晶元封裝因此找到了新的需求。

根據Yole的報告，日月光（ASE）、奧特斯（AT&S）、通用電氣（GE）、神鋼電機（Shinko）、太陽誘電（Taiyo Yuden）、TDK、Würth Elektronik等公司都在商業嵌入式晶元封裝市場中展開激烈的競爭。事實上，在這場競爭中，ASE與TDK聯手合作提高產量。此外，德州儀器（Texas Instruments，TI）和其他集成電路製造商也開發了各自的嵌入式晶元封裝。

嵌入式晶元封裝與大多數封裝類型並不相同。一般來說，在許多集成電路封裝中，器件位於基板的頂部。基板充當器件與封裝板間「橋樑」的角色。

「嵌入式封裝」一詞有著不同的含義。但是在嵌入式晶元封裝的世界中，指採用多步驟製造工藝將元器件嵌入到基板中。單晶元、多晶元、MEMS或無源元器件均可以並排式（side-by-side）方式嵌入到有機層壓基板（organic laminate substrate）之中。這些元器件均通過鍍銅的通孔（via）連接起來。總而言之，通過嵌入式封裝，就可以釋放系統中的空間。

圖1：TDK嵌入式晶元封裝工藝，稱為SESUB（來源：TDK、Prismark）

嵌入式晶元封裝並不是一項新技術，可由於工藝中存在各種各樣的挑戰，這項技術被歸為小眾應用，但前景光明。例如，TDK最近使用其專有的嵌入式晶元技術，推出了世界上最小的藍牙模塊。此外，嵌入式晶元技術提供了可用於各種應用的多個選項，如微型封裝、模塊及板上系統（system-in-boards，SiBs）等。

圖2：在TDK的工藝中，器件被嵌入四個極薄的基板疊層中，以微互連和通孔為主要特點，總高度為300μm

ASE的工程技術市場營銷總監Mark Gerber說：「顯然，尺寸是將有源晶元嵌入基板中的驅動因素。在『x』和『y』軸上，會顯著地整體收縮。當考慮版圖布線更大化時，這種微型化可讓設計多一些靈活性。如今嵌入式有源元器件的市場，主要圍繞著功率模擬器件領域。藍牙無線模塊（Bluetooth WiFi modules）的微型化特點，已成為嵌入式晶元封裝的主要應用領域。其他應用還包括手機市場的射頻模塊。」

嵌入式晶元封裝也有缺點。由於它結合了用於先進封裝和印刷電路板（PCB）的技術，因此面臨一些製造方面的挑戰。此外，生態系統還相對不成熟。Yole的分析師Vivienne Hsu解釋道：「嵌入式晶元的成本仍然過高，且有時良率太低。」

儘管如此，這項技術還是在多方面取得了進展，為客戶提供了另一種選擇。事實上，根據Hsu的說法，這項技術與扇出（fan-out）型封裝、引線框架封裝（leadframe packages）和功率模塊（power modules）封裝有重疊之處，有時還會相互競爭。

根據Yole的數據，嵌入式晶元封裝市場規模仍然較小，2017年至2018年，該市場規模預計將從1500萬美元增至1800萬美元。到2023年，該市場規模預計將達到5000萬美元。

多種封裝方式的選擇

嵌入式晶元封裝是眾多集成電路（IC）封裝類型中的一種。基本上，IC封裝可分為三大類：引線框架封裝、晶圓級封裝（WLP）和基板級封裝。

第一類：引線框架封裝。用於模擬和其他市場的引線框架封裝系列涉及多種封裝類型，如方形扁平無引腳封裝（QFN）和方型扁平式封裝（QFP）。引線框架是金屬框架，裸片貼裝在框架上，用細引線連接。

圖3：QFN封裝示意圖（資料來源：維基百科）

第二類：晶圓級封裝（WLP）。這類封裝主要涉及扇入型（fan-in）和扇出型（fan-out）兩種封裝類型。WLP封裝時裸片還在晶圓上。一般來說，WLP是一種無基板封裝。WLP利用由布線層（routing layers）或重新布線層（RDL）構成的薄膜來代替基板，該薄膜在封裝中提供電氣連接。

RDL不會直接與電路板連接。相反，WLP會在封裝體底部使用錫球，從而將RDL連接到電路板。

圖4：扇入型封裝、倒裝晶元與扇出型封裝技術的比較（來源：Yole）

第三類：基於基板的封裝。與此同時，基於基板的封裝可分為陶瓷基板與有機層壓基板等類別。陶瓷基板是基於氧化鋁、氮化鋁和其他材料製成。基於陶瓷基板的封裝通常用於表面貼裝器件（surface-mount devices）、CMOS圖像感測器和多晶元模塊（multi-chip module）。

有機層壓基板通常用於2.5D/3D、倒裝晶元和系統級封裝（SiP）中。這類封裝的器件位於基板之上。有機基板的材料通常是FR-4或其他材料。FR-4是一種由環氧樹脂組成的玻璃纖維布。這些基板使用類似或相同的材料作為PCB。所以在某些圈子裡，有機基板有時就被稱為PCB。有機基板也是多層技術，其中至少有兩層有機層被金屬層隔開。金屬層在封裝中充當電遷移阻擋層（electromigration shield）。

通常情況下，IC會被封裝在電路板上，但這樣有時會佔用系統中寶貴的電路板空間。因此為什麼不把晶元嵌入到基板中以節省空間和成本呢？

這就是嵌入式晶元封裝的用武之地，並不會與扇出型封裝相混淆。在扇出型封裝中，裸片會被嵌入到環氧模壓樹脂（molded epoxy compound）填充的重新建構晶圓（reconstituted wafer）中。

嵌入式晶元封裝是不同的。這些元器件被嵌入到多層基板中。美國TDK的高級戰略營銷經理Nigel Lim解釋道：「IC會被嵌入基板的核心部位。核心部位是用特殊的樹脂做的，其他基板層均是標準的PCB材料」。

Lim說：「裸片通常是並排放置的。TDK對並排放置2~3個裸片有著豐富的經驗。如果是標準的4層基板，所有裸片都會被放置於2層與3層之間，且裸片不會堆疊。」

這樣排列好處較多。AT&S高級封裝業務部的首席執行官Dietmar Drofenik和AT&S公司研發部的主任Hannes Vorarberger表示：「ECP技術的主要優點有：促進尺寸微型化、互連可靠、性能更高，並改善了對集成元器件的保護。」AT&S是PCB和基板的供應商，將其嵌入式技術稱為嵌入式元器件封裝（Embedded Component Packaging ，ECP）。

Drofenik和Vorarberger還補充道：「ECP還支持模塊化的趨勢，通過降低其他封裝技術的成本來實現。隱身的電子器件（嵌入式晶元）可有效防止逆向工程和造假。」

嵌入式晶元是將多個晶元集成到單個封裝體中的幾種方法之一，但並不是唯一選擇。TEL NEXX公司的戰略業務發展總監Cristina Chu說：「系統級封裝是最受歡迎的選擇。由於成本原因，扇出型封裝也有很大的發展潛力。正是這些封裝解決方案為市場提供價格更低、技術更好的解決方案。」（ASM Pacific已宣布從TEL公司收購TEL NEXX的計劃。）

另一個選項是2.5D/3D。所有這些封裝類型為客戶提供了多種選擇。IC供應商可繼續根據傳統的晶元尺寸的縮小規律來開發片上系統（SoC）產品，此外，只有少數供應商能夠負擔得起先進節點的設計成本。

另一種獲得尺寸縮小好處的方法是將多個器件放在單個先進封裝體中，這可能會以較低的成本提供SoC的功能。這就是所謂的異構集成。

為什麼嵌入式晶元這麼流行？

多年來，這個行業一直以這樣或那樣的形式來實現嵌入式晶元和無源元器件的封裝，嵌入式晶元封裝可追溯到上世紀90年代，通用電氣（GE）和其他公司推出了該項技術。TechSearch International總裁Jan Vardaman說：「TI的MicroSIP並不是首個嵌入式晶元封裝，卻是最早那批之一。」

事實上，這項技術是在2010年開始興起的，當時德州儀器公司（Texas Instruments，TI）推出了其MicroSiP電源模塊。該模塊將IC嵌入到基板中，其厚度僅為1mm。該產品配置之一是，TI將其PicoStar電源管理器件嵌入到基板中，並將無源元器件安裝在封裝體的頂部。

TI目前還在銷售MicroSiP。TI的Sreenivasan Koduri說：「我們正在將特別設計和製造的PicoStar封裝（不是IC）嵌入到基板/ PCB中。電路IP、PicoStar、嵌入晶元與無源晶元集成的組合，實現了價值定位。這就是這項技術得以突破先前解決方案的限制障礙的原因。」

圖5：TI MicroSiP的橫截面圖（來源：TI）

其他公司在競爭中增強自身實力。2013年，GE收購了市場上的領先企業Imbera。2015年，ASE和TDK在競爭中成立了一家合資企業。根據Yole的報告，到2015年，該合資企業中的嵌入式晶元封裝業務規模達到了2400萬美元。但在2016年和2017年期間，該公司的業務出現了下滑，主要原因是該技術的關鍵市場（用於移動設備的攝像頭模塊）增速放緩。

此外，嵌入式晶元的產品設計周期比預期的要長。TechSearch的Vardaman說：「良率是嵌入式晶元的主要挑戰之一。」

然而，如今嵌入式晶元封裝正呈現新的增長態勢。Yole的Hsu說：「這項技術正在逐漸復興，對數據中心這類有優化熱管理需求的行業吸引力巨大。汽車行業對這項技術也有濃厚的興趣。該技術主要適用於有高功耗（熱管理更佳）或超小型（厚度更薄）需求的應用。」

與其他技術相同，嵌入式晶元封裝這項技術同樣面臨著成本、良率和其他問題。Hsu說：「嵌入晶元後，就很難對最終的產品進行測試了。嵌入式晶元的供應鏈還相對不夠成熟。」

其實，該技術還存在其他問題。西門子（Siemens Business）子公司Mentor的產品營銷經理David Wiens說：「在PCB空間中，嵌入式無源薄膜元器件（電阻、電容、電感）正在朝超小尺寸發展。額外的製造成本在一定程度上與減少的組裝成本相抵消。嵌入式有源器件屬於較新的技術，符合小尺寸趨勢。由於無法進行返工，註定價格昂貴，而且通常還需要RDL。」

近期，該行業已經採取相應的措施來支持這項技術。幾年前，TDK發布了名為半導體嵌入式硅基板（SESUB）的嵌入式晶元技術。TDK已經使用SESUB對包括世界上最小的藍牙模塊在內的產品實現了封裝。

然而，SESUB是專屬型解決方案。一般來說，客戶為確保充足的供貨和優質的定價，需要第二個供貨渠道。

這也是TDK與ASE共同組建合資企業的動機之一。在合資企業之前，ASE通過兩方面參與市場：第一，ASE憑藉自己研發的產品；第二，對於那些想要SESUB的客戶，ASE就會將設計或元器件發給TDK，TDK會為ASE進行封裝。

目前，通過合資企業的方式，ASE可提供整個SESUB的解決方案。該公司已將設備安排在台灣工廠，並正在加緊擴大這項技術的產能。

在基本的SESUB流程中，晶圓在代工廠中加工。晶圓被減薄到50μm，晶元被切割成小塊。然後，晶元被放置在單獨的面板上，在那裡將進行板級（panel-level）工藝。在面板中，我們的目的是加工更多晶元，而不是處理晶圓，以降低成本。

板級工藝也正在為其他市場進行研發。該行業正在以板級的方式開發扇出型封裝。這與板級嵌入式晶元封裝並不相同。

與此同時，在嵌入式晶元流程中，裸片被貼裝在基板的核心位置。裸片會並排放置在其中的一層中。ASE的Gerber說：「那麼，最終會在裸片上層壓一種材料。然後，回來用激光照射該材料來形成焊盤（pad）。接著，進行圖形化工藝再在其上貼裝電路板。」

其成果就是將嵌入式晶元的厚度減小到260~300μm。Gerber補充道：「在嵌入式晶元中，可以集成的裸片數量是沒有限制的。但大多數情況都將集成晶元的數量保持在4個或更少。因為嵌入的裸片越多，良率損失的風險就越大。」

這項技術有對電熱管理有利。Gerber繼續解釋：「這與正在進行的如TSV的3D堆疊解決方案沒什麼不同。裸片排列更緊湊，這樣互連會更短。當在嵌入式技術上進行互連工藝時，就是在pad的頂部構建了布線層。因此當創建通孔或連接點與pad連接，我發現一種無需焊料就可以實現互連的方法，這就是copper-to-copper。從可靠性的角度來看，如果材料匹配，就不會有太多問題。」

在SESUB中，最通用的配置是4層基板的嵌入式封裝，有些也會開發2層、5層或6層的基板。

該技術對於輸入輸出（I/O）數量的理想數值是400。line/space的規範是大於等於10μm。pad尺寸為80μm，pad間的間距為120μm。Gerber說：「到2018年和2019年，pad尺寸有望會降為30μm，間距降為50μm。」

與此同時，ASE提供了自主研發的名為「先進嵌入式有源系統集成（aEASI）」的嵌入式晶元技術。在近些年的生產過程中，aEASI專為高功率應用提供服務。這是將引線框架和基板技術混合使用的封裝技術。

其他選擇

2008年，歐洲成立了將致力於嵌入式晶元技術商業化的聯盟。AT&S公司實現了ECP技術的商業化。

AT&S的Drofenik和Vorarberger解釋道：「ECP使用有機層壓基板中的空間來嵌入有源（晶元）或無源元器件。電容器和電阻器的厚度薄且採用銅布線，已經開發成功，而壓敏電阻和熱敏電阻還在開發中。」

MEMS也可以集成到封裝中。與SESUB一樣，ECP也使用板級的方式進行處理。Drofenik和Vorarberger說：「嵌入式工藝可分為三個主要步驟：元器件組裝（核心結構、形成空腔、貼保護層）、層壓（樹脂填充，去保護層）、以及結構化（激光鑽孔、電子測試）。」

圖6：ECP工藝流程（來源：AT&S）

這項技術可用於汽車、通信、醫療、手機和其他應用。Drofenik和Vorarberger說：「如今，使用這項技術的典型應用有：如穿戴設備、MEMS、無線連接模塊等攜帶型電子設備，如助聽器等醫療產品，識別系統或通過扇出技術實現細間距的IC。」

圖7：ECP工藝流程（來源：AT&S）

接下來會如何發展？這項技術正朝著AT&S所說的「一體化」模塊發展。這正是當今技術的發展趨勢。這會涉及使用先進的PCB之類的基板和封裝來開發集成度更高、尺寸更小的模塊。

為此，客戶將有封裝一系列新型元器件和技術供選擇，包括：絕緣金屬基板、多層基板、高密度互連（HDI）、柔性PCB和插入式選項。Drofenik和Vorarberger說：「如先進SIP和SiB等新型先進封裝技術，能在很大程度上將所有基本技術以模塊化的形式結合起來。」

嵌入式晶元封裝前途值得期待！如果能夠克服一些挑戰，它將會有廣闊的發展空間。如果暫時無法克服，它仍是一項利基技術。最壞的情況是，它可能會在混亂的封裝技術前景中迷失方向。

推薦培訓：

2018年5月25日至5月27日，麥姆斯諮詢主辦的「MEMS封裝和測試培訓課程」將在無錫舉行，培訓內容包含：（1）MEMS分立器件封裝技術（金屬封裝、陶瓷封裝、塑料封裝等）；（2）MEMS晶圓級封裝技術（晶圓級鍵合、晶圓級微帽、晶圓級密封、TSV等）；（3）MEMS系統級封裝技術及器件失效案例分析；（4）典型MEMS器件封裝和測試技術：MEMS麥克風、光學感測器、磁感測器、指紋識別感測器、射頻濾波器、圖像感測器、氣體感測器等；（5）MEMS封裝鍵合設計；（6）選修課程：MEMS設計工具Tanner軟體及應用（MEMS設計-建模與模擬方法）。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！