高速設計中的信號完整性

第63期國際名家講堂

高速設計中的信號完整性

2018年5月31-6月1日

中國·上海

一、講堂安排

第63期國際名家講堂

（需註冊費，詳見下文）

活動時間：2018年5月05月31 – 6月1日

活動地點：上海集成電路技術與產業促進中心

（上海市浦東新區張東路1388號21幢）

二、組織安排

主辦單位

工業和信息化部人才交流中心（MIITEC）

承辦單位

上海林恩信息諮詢有限公司

IC智慧谷

協辦單位

上海集成電路技術與產業促進中心

南京江北新區人力資源服務產業園

中國半導體行業協會集成電路分會

支持媒體

華強電子網、EEPW、EETOP、半導體行業觀察、

芯師爺、中國半導體論壇、芯榜、IC咖啡

半導體行業聯盟、半導體圈等

三、名家介紹

José E. Schutt-Ainé

伊利諾伊大學香檳分校電氣和計算機工程系教授

José E. Schutt-Ainé於1981年在麻省理工電機工程系獲得學士學位，1984年和1988年在伊利諾伊大學香檳分校（UIUC）分別獲得碩士和博士學位。隨後加入了Hewlett-Packard技術中心作為應用工程師參與了微波晶體管和高頻電路的研究。1983年加入了UIUC電氣與計算機工程系電磁學實驗室，從事高速數字和高頻應用的信號完整性研究，同時是幾家公司的顧問。他目前的研究興趣包括信號完整性的研究和用於高速數字系統的計算機輔助設計工具。Schutt-Ainé博士曾獲多個研究大獎，包括1991年國家科學基金會（NSF）MRI獎、1992年美國宇航局教師研究獎、1996年NSF MCAA獎，2000美國國家中心超導應用研究獎。他是IEEE fellow，2007-2018年同時擔任IEEE Transactions on Components, Packaging and Manufacturing Technology (T-CPMT) 聯合主編。

四、講堂信息

對高速通信網路和高速計算機日益增長的需求使得設備的集成度以及器件和互連封裝密度大大增加。時鐘和數據傳輸速率的增長加劇了電磁效應，這些現象不再是簡單的二階效應，導致了更差的電性能、低雜訊抑制和潛在的數據錯誤，這在數字網路中是非常不希望看到的。隨著頻率和速度持續增加，信號波長變得與結構尺寸相當，功率分布網路、封裝和互連的簡化模型必須被更複雜的結構取代。本課程旨在探索高速計算機和通信電路設計中涉及信號完整性分析的技術，包括但不限於：互連集成系統（封裝結構、電氣信號、時鐘分布、趨膚效應、功率波動、寄生效應、雜訊抖動、封裝層次、多層布線結構….）的功能/要求/限制；互連建模與模擬（瞬態和串擾模擬、非線性電路模擬、封裝CAD工具）；提高電源/信號完整性的設計技術。

The ever increasing demand for high speed communication networks and fast computers has resulted into high levels of integration leading to increased packing density of devices and inter-connects. Moreover, the increase in clock and data transmission rates has exacerbated the electromagnetic phenomena which are no longer second-order effects and lead to poor electrical performance, low noise rejection and possible data error which are highly undesirable in digital net-works. As frequency and speed increase, signal wavelengths become comparable to structural dimensions and simplified models for power distribution networks, packages and interconnects must be replaced by more complex structures. This course is designed to explore the signal integrity aspects involved in the design of high-speed computers and communication circuits. Topics to be discussed include but are not limited to: Functions/requirements and limitations of interconnects for system integration (packaging structures, electrical signal and clock distribution, power level fluctuations, skin effect, parasitics, jitter noise, packaging hierarchy, multilayer wiring structures....); Modeling and simulation of interconnects (transients and crosstalk simulations, nonlinear circuit simulation, CAD tools for packaging...);Design techniques for improving power/signal integrity.

誰應該參加？

參加本課程需要具備基本的模擬電路知識，對SI感興趣的設計工程師，設計經理，在校的高年級本科生、研究生等。

Advanced undergraduate or graduate students and practicing engineers who wish to develop a solid knowledge of SI. A basic understanding of analog circuits is assumed.

五、講堂大綱

第一天： 05月31日

1. Review of Circuits and Electromagnetics

電路和電磁學綜述

2. Transmission Lines and Interconnects

傳輸線和互連

3. Noise in High-Speed Systems

高速系統中的雜訊

4. Packaging Technologies for High-Speed Applications

高速應用中的封裝技術

第二天： 06月01日

5.Measurement Techniques for Signal Integrity

信號完整性測量技術

6. Tools for Signal Integrity Analysis and Design I

信號完整性分析和設計工具Ⅰ

7. Tools for Signal Integrity Analysis and Design II

信號完整性分析和設計工具Ⅱ

8. Design Examples

設計實例

六、註冊費用

（1）註冊費用：4600元/期

（2）芯動力合作單位學員：4200元/期

（3）學生福利：

全國高校學生（本碩博）參加國際名家講堂，享受標準註冊費半價福利（2300元/期）

（4）老學員福利：

凡已付費參加任意一期2018年國際名家講堂，均可本人半價註冊費參加後續6個月內任意一期2018年國際名家講堂

註：

1.學生註冊費，需提供學生證或所在學校出具的學生證明（加蓋學校或學院公章），掃描件發lynne@miitec.cn，審核通過後即可參加。

2.含授課費、場地租賃費、資料費、活動期間午餐

不含學員交通、住宿等費用（需自理）

國信芯世紀南京信息科技有限公司是工業和信息化部人才交流中心的全資子公司，為本期國際名家講堂開具發票，發票內容為培訓費。請於2018年5月29日前將註冊費匯至以下賬戶，並在匯款備註中註明款項信息（第63期+單位+參會人姓名）。

付款信息：

戶 名：國信芯世紀南京信息科技有限公司

開戶行：中國工商銀行股份有限公司南京浦珠路支行

帳 號：4301014509100090749

或請攜帶銀行卡至活動現場，現場支持 POS 機付款。

七、報名方式

八、住宿預訂

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！