一個BUCK電源電路設計測試過程

科技 06-03

原標題：一個BUCK電源電路設計測試過程

一、元件選型

1 晶元選型

2 電容選型

3 電感選型

4 電阻選型

二、電源測試

1電源PDN和紋波雜訊

1.1電源PDN

1.2電源紋波和電源雜訊

2常見的紋波雜訊測試方案

2.1 紋波雜訊測試基本要求

2.2 高通濾波器特性分析

2.3 無源探頭DC耦合測試

2.4 無源探頭AC耦合測試

2.5 同軸線外部隔直電容DC50歐耦合測試

2.6 同軸線AC1M歐耦合測試

2.7 差分探頭外置電容DC耦合測試

2.8 差分探頭衰減DC耦合測試

3 輸入電壓測試

4 輸出電壓測試

5 反饋電壓測試

6 輸出電流測試

1 晶元選型

如下圖1所示為本模塊的電路原理圖，具體可以簡化為輸入部分、控制部分、輸出部分以及反饋部分。輸入部分：電容C1、C2、C3以及R1；控制部分:MP4420H晶元以及自舉電路C5、R5；輸出部分：電感L1、電容C6、C7以及C8。反饋部分：電阻R3、R4以及R2。

圖1 電源模塊原理圖

本模塊需要實現一個DC-DC的電源轉換功能，其輸入為12V，輸出為3.3V/2A。選擇MP4420H這款晶元，MP4420H的輸入範圍為4V-36V之間，輸出電壓範圍為0.8V-32.4V，最大輸出電流2A。MP4420H的特點有：內置兩隻開關管且採用同步BUCK的技術、開關頻率為450KHZ、內部實現軟啟動、占空比最大可達到95%以及熱關斷等。

如圖2所示為其引腳圖。

圖2 MPH4420H引腳圖

PG：該引腳的輸出為開漏，輸出電壓為高電平超過標稱電壓的90％

IN：電源輸入端，一般接幾個電容用來儲能和去耦

SW: 開關輸出引腳

GND: 接地端

BST: 自舉引腳端，需要在SW和BST引腳之間連接一個電容以形成浮動電壓來驅動MP4420H內上端的開關管。自舉電容建議串聯一個20歐姆電阻以降低SW尖峰電壓。

EN/SYNC：使能/同步引腳端

VCC: 偏置電壓，一般會加一個0.1Uf ~0.22uF的去耦電容，不要超過0.22uF

FB：反饋端

2 電容選型

2.1輸入電容選型：

輸入電容的主要目的為儲能和濾波，以防止輸出需要大電流的時候，外部供電模塊來不及供電，從而導致輸出電壓跌落的現象。在選擇輸入電容的時候首先要保證電容的耐壓值為供電模塊電壓的1.5倍，

根據MP4420H的數據手冊可知輸入電容的計算公式1：

公式1：

為輸出電流2A，fs為開關頻率450KHZ，Cin為輸入電容，Vout為輸出電壓3.3V，Vin為輸入電壓12V。本模塊選用MP4420H數據手冊中推薦的22uF的貼片陶瓷電容，可計算出為44mV。選擇兩個風華牌10uF/25V的C1和C2貼片陶瓷電容並聯，再並聯一個電容C3大小為10nF/25V的小電容以濾除輸入直流電壓中夾雜的高頻信號。

2.2輸出電容選型：

輸出濾波電容值可通過計算得到，但是一般在選擇電容值的時候通常會選擇1.2-2倍計算出的電容值或者更大的電容量，在PCB面積允許的條件下最好多個電容並聯。由於輸出濾波電容和輸出電感會形成兩個極點，這會導致電路輸出不正常，具體表現為輸出紋波較大、輸出上升沿有強烈的振蕩等。所以在選擇電容值的時候也要適當考慮電感值。由MP4420H數據手冊可知輸出電容和以下公式相關：

L1為輸出濾波電感，ESR為輸出電容的內阻。故根據輸出紋波的要求可大致得到輸出電容的大小，在選擇電容的時候一般都會選擇電容值更大點的電容。對於開關電源模塊，電源自身會產生和開關頻率一致的電源紋波，始終疊加在電源上輸出。輸出紋波也會由輸出電容的內阻所引起，不斷的給輸出電容充放電，充電電流在輸出電容的內阻ESR兩端就會有壓降，這個就會產生輸出紋波，所以在選擇輸出電容的時候盡量選擇ESR較小的貼片陶瓷電容而不是電解電容，選擇幾個電容並聯也是為了降低輸出內阻，一般都會在輸出端並聯一個較小的電容一般為nF級別的電容以濾去高頻紋波。本模塊選擇兩個100uF/16V和一個100nF/16V的貼片陶瓷電容並聯。

3電感選型

輸出電感的主要作用是用來穩定輸出電流以及儲能，輸出電感和輸出電容組成的LC濾波電路主要用來平滑輸出電壓，使輸出電壓是一個穩定的直流。在選擇輸出電感的時候，除了要考慮電感值的大小外更要考慮電感所能抑制的電流值。對於BUCK開關變換器的輸出電感的電流額定值最少是1.2倍的輸出電流。根據MP4420H的數據手冊可知，輸出電感的電感值在1uH~10uF，電感電流額定值最少為超過負載電流的25%。對於大多數的設計，電感值可由以下公式得到：

為電感的斜坡電流，其大小一般為電感電流最大值的30%。

根據計算得到輸出電感值為8uH，實際選擇10uH/5A的貼片電感。

4 電阻選型

使能電阻R1的選擇，EN/SYNC引腳用來控制晶元是否工作，當其為高電平時，晶元就使能工作；當其為低電平時，晶元就不工作。EN/SYNC引腳有一個6.5V的穩壓管，連接一個使能電阻到輸入端可以使電路使能，流入使能電阻的電流少於150uA，故本模塊的使能電阻

，選擇R1=100KW。

反饋部分電阻的選擇，MP4420H通過外接反饋電阻形成一個閉環的電路，從而使輸出穩定在3.3V。通過R3和R4的分壓得到反饋電壓，反饋電壓和MP4420H內部的比較器做比較，當反饋電壓大於內部比較器的參考電壓0.8V時，MP4420H內部的開關管關斷，切斷輸入向輸出傳遞能量。數據手冊中推薦R3的大小在40KW左右，本模塊選擇41.3KW。故可得到R4：

由Vout=3.3V，可得到R4=13KW

R3和R2用來設置環路帶寬，R3和R2越大，帶寬越小，環路帶寬一般要小於開關頻率fs的1/10，以使輸出穩定。根據數據手冊推薦的R2為51KW。

二、電源測試

1電源PDN和紋波雜訊

1.1 電源PDN

電源紋波雜訊測試是一個比較複雜的測試難題，不同方法測量到的結果不同，即使同一種測試方法不同人測試結果一般也會存在差別。

對於終端類產品，不管是CPU、GPU、DDR等，其晶元內部都有成千上萬的晶體管，晶元內不同的電路需要不同的電源供電，常見有Vcore、Vcpu、Vmem、VIO、Vgpu、Vpll等，這些電源有DC-DC電源模塊供電，也有LDO電源模塊供電，都統一由PMU來管理。

如圖3所示，為晶元的PDN圖，晶元的供電環路從穩壓模塊VRM開始，到PCB的電源網路，晶元的ball引腳，晶元封裝的電源網路，最後到達die. 當晶元工作在不同負載時，VRM無法實時響應負載對電流快速變化的需求，在晶元電源電壓上產生跌落，從而產生了電源雜訊。對於開關電源模塊的VRM，電源自身會產生和開關頻率一致的電源紋波，始終疊加在電源上輸出。對於電源雜訊，需要在封裝、PCB上使用去耦電容，設計合理的電源地平面，最終濾去電源雜訊。對於電源紋波，需要增大BULK電感或者BULK電容。

圖3晶元電源分布網路（PDN）示意圖

對於板級PCB設計，當頻率達到一定頻率後，由於走線的ESL、電容的ESL的影響，已經無法濾去高頻雜訊，業界認為PCB只能處理100MHz以內的雜訊，更高頻率的雜訊需要封裝或者die來解決。因此對於板級電源雜訊測試，使用帶寬500M以上的示波器就足夠了。一般情況下，示波器的帶寬越大，低噪也會隨之上升，因此建議測試電源時示波器的帶寬限制為1GHz。

1.2 電源紋波和電源雜訊

電源紋波和電源雜訊是一個比較容易混淆的概念，如下圖4所示，藍色波形為電源紋波，紅色波形為電源雜訊。電源紋波的頻率為開關頻率的基波和諧波，而雜訊的頻率成分高於紋波，是由板上晶元高速I/O的開關切換產生的瞬態電流、供電網路的寄生電感、電源平面和地平面之間的電磁輻射等諸多因素產生的。因此，在PMU側測量電源輸出為紋波，而在SINK端（耗電晶元端，如AP、EMMC、MODEM等）測量的是電源雜訊。

圖4電源紋波雜訊圖

電源紋波測量時，限制示波器帶寬為20MHz，測量PMU電源輸出的波形峰峰值即可電源紋波。由於PMU晶元在設計完成後，晶元廠商會做負載測試，測試PMU在不同負載時輸出電源的紋波情況，因此在終端類產品板上，沒必要在做這方面的測試，紋波大小參考PMU手冊即可。

電源雜訊測試時，測試點放在SINK端，由於SINK端工作速度大都在幾十MHz以上，因此示波器帶寬設置為全頻段（最高為示波器帶寬上限），測試點要盡量靠近測試晶元的電源引腳，如果存在多個電源引腳，應該選擇距離PMU最遠端的那個引腳。電源雜訊跟PCB布局布線，DECAP電容的位置的位置相關，同時電源雜訊影響CPU的工作狀態和單板的EMI，終端類產品板需要對每塊單板測試電源雜訊。

2常見的紋波雜訊測試方案

2.1 紋波雜訊測試基本要求

目前晶元的工作頻率越來越高，工作電壓越來越低，工作電流越來越大，雜訊要求也更加苛刻，以MSM8974的CORE核為例，電壓為0.9V，電流為3A，要求25MHz時，交流PDN阻抗為22mohm，電源雜訊要求在±33mV以內。對於DDR3晶元，要求VREF電源雜訊在±1%以內，若1.5V供電，則雜訊峰峰值不大於30mV。

這類低雜訊的電源測試非常具有挑戰，影響其測量準確性的主要有如下幾點：

（1）示波器通道的底噪；

（2）示波器的解析度（示波器的ADC位數）；

（3）示波器垂直刻度最小值（量化誤差）；

（4）探頭帶寬；

（5）探頭GND和信號兩個測試點的距離；

（6）示波器通道的設置；

在測試電源雜訊時，要求如下條件：

（1）需要在重負載情況下測試電源紋波；

（2）測試電源紋波時應該將CPU、GPU、DDR頻率鎖定在最高頻；

（3）測試點應該在SINK端距離PMU最遠的位置；

（4）測試點應該靠近晶元的BALL；

（5）帶寬設置為全頻段；

（6）示波器帶寬大於500MHz；

（7）雜訊波形占整個屏幕的2/3以上或者垂直刻度已經為最小值；

（8）探頭地和信號之間的迴路最短，電感最小；

（9）測試時間大於1min，採樣時間1ms以上，採樣率500Ms/s以上；

（10）紋波雜訊看Pk-Pk值，關注Max、Min值；

2.2 高通濾波器特性分析

示波器有AC和DC兩種耦合方式，當採用AC耦合時，其內部等效電路如圖5所示，C為隔值電容，R為終端對地阻抗，Vi為輸入信號，Vo為測量信號，濾波器的截止頻率為若為信號頻率，則有：

當時，，用分貝表示為：

，則表示信號經過濾波器可以無衰減傳遞；

當時，，用分貝表示為：，則表示該頻段的信號經過濾波器後，按照-20dB/十倍頻的斜率衰減；

當時，則表示信號衰減約0.707倍。

當時，Vo=0.99Vi，測試誤差為1%。

圖5 加隔值電容後高通濾波器等效電路

表1不同隔值電容對應的頻點

隔直電容容值（uF）	50W截止頻率（KHz）	50W-1%誤差頻點（KHz）	50W截止頻率（Hz）	1MW-1%誤差頻點（Hz）
0.1	31.83	222.82	1.5915	11.14
0.47	6.77	47.41	0.3386	2.37
1	3.18	22.28	0.1592	1.11
2.2	1.45	10.13	0.0723	0.51
10	0.32	2.23	0.0159	0.11

2.3 無源探頭DC耦合測試

使用無源探頭DC耦合測試，示波器內部設置為DC耦合，耦合阻抗為1Mohm，此時無源探頭的地線接主板地，信號線接待測電源信號。這種測量方法可以測到除DC以外的電源雜訊紋波。

如圖6所示，當採用普通的鱷魚夾探頭時，由於地和待測信號之間的環路太大，而探頭探測點靠近高速運行的IC晶元，近場輻射較大，會有很多EMI雜訊輻射到探頭迴路中，使測試的數據不準確。為了改善這種情況，推薦用無源探頭測試紋波時，使用右圖中的探頭，將地信號纏繞在信號引腳上，相當於在地和信號之間存在一個環路電感，對高頻信號相當於高阻，有效抑制由於輻射產生的高頻雜訊。更多時候，建議測試者採用第三種測試方法，將一個漆包線繞在探頭上，然後將漆包線的焊接到主板地網路上，移動探頭去測試每一路電源紋波雜訊。同時無源探頭要求盡量採用1:1的探頭，杜絕使用1:10的探頭。

圖6無源探頭地線兩種處理方法

對於示波器，若垂直刻度為xV/div，示波器垂直方向為10div，滿量程為10xV，示波器採樣AD為8位，則量化誤差為10x/256 V。例如一個1V電源，雜訊紋波為50mV，如果要顯示這個信號，需要設置垂直刻度為200mV/div，此時量化誤差為7.8mV，如果把直流1V通過offset去掉，只顯示紋波雜訊信號，垂直刻度設置為10mV即可，此時的量化誤差為0.4mV。

使用無源探頭DC耦合測試，示波器設置如下：

（1）1Mohm端接匹配；

（2）DC耦合；

（3）全帶寬；

（4）offset設置為電源電壓；

2.4 無源探頭AC耦合測試

使用無源探頭DC耦合需要設置offset，對於電源電壓不穩定的情況，offset設置不合理，會導致屏幕上顯示的信號超出量程，此時選擇AC耦合，使用內置的擱置電路來濾去直流分量。對於大多數的示波器，會有如下參數，設置為AC耦合，此時測量的為10Hz以上的雜訊紋波。

圖7示波器兩種耦合方式頻點

使用無源探頭AC耦合測試，設置如下：

（1）1Mohm端接匹配；

（2）AC耦合；

（3）全帶寬；

（4）offset設置為0

2.5 同軸線外部隔直電容DC50歐耦合測試

由於無源探頭的帶寬較低，而電源開關雜訊一般都在百MHz以上，同時電源內阻一般在幾百毫歐以內，選擇高阻1Mohm的無源探頭對於高頻會產生反射現象，因此可以選擇用同軸線來代替無源探頭，此時示波器端接阻抗設置為50歐，與同軸線阻抗相匹配，根據傳輸線理論，電源雜訊沒有反射，此時認為測量結果最準確。

利用同軸線的測量方法，最準確的是採用DC50歐，但是大部分示波器在DC50歐時offset最大電壓為1V，無法滿足大部分電源的測量要求，而示波器內部端接阻抗為50歐時，不支持AC耦合，因此需要外置一個AC電容，如圖8所示，當串聯電容值為10uF時，根據表1可以看到，此時可以準確測試到2KHz以上的紋波雜訊信號。

圖8 同軸線DC50測量圖

2.6 同軸線AC1M歐耦合測試

由於從PMU出來的電源紋波雜訊大多集中在1MHz以內，如果採用同軸線DC50外置隔直電容測量方法，低頻雜訊分量損失較為嚴重，因此改用圖9所示的測量方法，利用同軸線傳輸信號，示波器設置為AC1M，這樣雖然存在反射，但是反射信號經過較長CABLE線折返傳輸後，影響是有限的，示波器在R2上採集電壓值可以認為仍然可以被參考。

圖9同軸線AC1M測量圖

為了避免反射，在同軸線接到示波器的介面處端接一個50ohm電阻，使示波器輸入阻抗和cable線特徵阻抗匹配。

圖10同軸線AC1M測量改進圖

2.7 差分探頭外置電容DC耦合測試

由於示波器的探頭地和機殼地通過一個小電容接在一起，而示波器的機殼地又通過三角插頭和大地接在一起，在實驗室里，幾乎所有的設備地都和大地接在一起，示波器內部地線接法如圖11所示，因此上面介紹的兩種方法都無法解決地干擾問題，為了解決這個問題，需要引入浮地示波器或者差分探頭。

圖11示波器內部地線接法

如圖12所示，為差分接法，由於差分探頭為有源探頭，外置差動放大器，可以將待測信號通過差分方式接入，使示波器的地和待測件地隔離開，達到浮地效果。但是差分探頭在示波器內部只能DC50歐耦合，而offset最大一般不超過1V，因此需要在差分探頭上串聯隔直電容。使用差分探頭測量時關鍵是探頭的CMRR要足夠大，這樣才能有效抑制共模雜訊。