深入剖析SK海力士最新72層3D NAND

在SK Hynix的72層(72L) TLC NAND快閃記憶體中，所謂的P-BiCS (Pipe-shaped Bit Cost Scalable)單元，是利用管線式(pipe)閘極鏈接每一個NAND字元串(NAND string)；從其布局可見，該晶元包含4個平面(plane)以及雙面字元線開關/解碼器(two-sided wordline switches/decoders)。

該內存數組的效率約57%，是因為相對較大的內存與其他周邊；而SK Hynix的36L與48L產品內存數組效率則分別為67.5%與64.0%。此趨勢顯示SK Hynix應該會為下一代晶元開發尺寸更小巧的設計。

三星(Samsung)以及東芝/WD (Toshiba/Western Digital)的64L 3D TLC NANS裸晶，有超過65%的內存數組效率；不過以上的內存晶元尺寸以及功能則都差不多。

各家64L與72L 3D NAND快閃記憶體單元數組效率比較 （來源：TechInsights）

SK Hynix 72L NAND快閃記憶體的位密度為3.55 Gbits/mm2，高於Samsung/WD之64L晶元；而美光/英特爾(Micron/Intel)的64L 3D NAND晶元是4種解決方案中位密度最高的，主要是因為採用名為CuA (CMOS under the array)的獨特磚式(title)布局。

64L與72L 3D NAND內存晶元位密度比較 （來源：TechInsights）

在3D NAND內存單元架構方面，SK Hynix晶元堆棧了總共82個閘極，包括選擇器(selector)與虛設字元線(dummy wordlines，DWL)；我們知道有72個閘極是用於主動字元線單元，而最上方的三個閘極則是用於源極與汲極的選擇器閘極(selector gates，SG)，剩餘的7個閘極應該是用於DWL以及隔離閘極(isolation gates)。

在各家廠商的64L NAND組件中我們看到：

?Samsung採用了總數71個閘極，其中有3個用於SG，4個用於DWL；

?Toshiba/WD產品的閘極總數為73個，其中7個用於SG，2個用於DWL；

?Micron/Intel產品的閘極總數為76個，其中2個用於SG，7個用於DWL。

垂直單元效率計算方法，是主動字元線的數量除以垂直堆棧閘極的總數；其結果就是該3D NAND內存單元架構的流程效率。SK Hynix 72L產品的垂直單元效率為87.8%，Toshiba/WD的64L BiCS產品也是一樣；Samsung的64L產品效率則為90.1%，而Micron/Intel的64L產品效率則為84.2%，如下圖所示。

64L與72L 3D NAND內存產品的垂直單元效率 （來源：TechInsights）

SK Hynix先前的36L與48L產品是採用單步驟蝕刻工藝來製作分別為43個與55個閘極總數的通道電洞(channel holes)；新一代的72L內存單元則是採用兩步驟蝕刻工藝來製作通到電洞。在管線閘極上，較低的42個閘極以及較上方的40個閘極，分別是以兩個不同的蝕刻步驟形成。而狹縫(slits)與子狹縫(sub-slits)則是以單步驟蝕刻形成，工藝整合程序如下：

1. 管線閘極鑄模成形(下方部位)

2. 通道蝕刻(下方部位)

3. 犧牲層填入電洞；

4. 鑄模成形(上方部位)；

5. 通道蝕刻(上方部位)；

6. 犧牲層移除；

7. 通道成形。

Micron/Intel的64L產品採用雙堆棧NAND字元串架構，在上部與下部堆棧之間有一個平板(plate)；而SK Hynix的72L產品則是採用兩步驟蝕刻工藝，而非雙堆棧NAND字元串，工程師必須要嚴密控制工藝步驟，以避免上下部位的通道電洞未對齊；該電洞的尺寸在256 Gbit 72L產品約只有10奈米。更多關於SK Hynix 72L NAND快閃記憶體的分析，請點此連結閱讀。

編譯：Judith Cheng

本文授權編譯自EE Times，版權所有，謝絕轉載

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！