集成式 PLL/VCO 能否取代分立式解決方案？

頻率合成器常被視為系統的心跳，創建方法之一是使用鎖相環（PLL）頻率合成器。

傳統上，一個簡單的 PLL 將壓控振蕩器（VCO）輸出頻率分頻，將其與一個參考信號進行比較，然後微調 VCO 控制電壓以微調其輸出頻率。

很多年來，PLL 和 VCO 是兩種單獨的晶元——這就是分立解決方案。VCO 產生實際輸出信號；PLL 監控輸出信號並調諧 VCO，以將其相對一個已知參考信號鎖定。

10 多年前，基於 PLL 的頻率合成器行業有了一次突破。第一代集成式 PLL和 VCO（PLL/VCO）開始出現在市場上。這一重大發展意味著電路板可以更小，成本可以更低，額外工作可以大幅減少。集成解決方案還意味著 VCO 架構可以改變，利用一個器件便能實現寬頻頻率合成器。

從分立到集成

集成式 PLL 和 VCO 如何開啟高性能頻率合成器的大門？

傳統 VCO 是很簡單的器件——電壓施加於 VCO 的調諧引腳，隨即輸出某一頻率；電壓提高，輸出頻率也提高；電壓降低，輸出頻率也降低。圖 1 所示為 GaAs MMIC VCO 的調諧電壓與輸出頻率的關係示例—— 13 V調諧範圍需要有源濾波器或帶高壓電荷泵的PLL。

圖1. 傳統VCO——調諧電壓與輸出頻率的關係

集成 PLL/VCO 解決方案採用的 VCO 架構雖然是基於傳統架構，但有很大的不同。集成 PLL/VCO 將多個傳統 VCO 集成在一起，產生一個帶寬非常寬的 VCO。各個 VCO ——通過接入和斷開電容而創建——稱為頻段。PLL 和 VCO 集成在一個晶元上，因而可實現多頻段架構。每次用戶希望鎖定一個新頻率時，器件就會啟動VCO 校準過程，晶元快速遍歷 VCO 頻段，選擇一個最適合所需輸出頻率的頻段。一旦選定 VCO 頻段，PLL 就會鎖定環路，使輸出保持在所需頻率。

第一代 PLL/VCO

第一代 PLL/VCO 晶元就有超過 4 GHz 的帶寬！相比之下，分立解決方案只有 100 MHz 到 300 MH z帶寬——而且 4 GHz 頻率範圍是由一個微小晶元實現的，而不是之前需要的多個 PLL、VCO、濾波器和開關。圖2所示為一個多頻段 PLL/VCO 的調諧電壓與輸出頻率的關係。本例中，基頻 VCO 輸出範圍規定為 2200 MHz 至 4400 MHz。VCO 輸出之後有一組分頻器，不過其仍在晶元內部，可將信號分頻至最低 35 MHz；超過 4 GHz 帶寬就是這樣得到的——全部來自單個 5 mm × 5 mm 封裝。

圖2. 多頻段VCO——調諧電壓與輸出頻率的關係

雖然這一突破性技術大大提高了頻率範圍，減少了板空間、成本和額外工作，但它仍有缺點，使得集成解決方案不能完全取代分立解決方案。許多應用的最重要性能規格（除了頻率範圍）是相位雜訊。

相位雜訊為何如此重要？想像一個信號通過晴朗空氣傳輸的系統。假設在發射天線處發射信號的信噪比為 50 dB。這意味著，接收機要接收的信號比發射信號任一側的雜訊(即鄰近的更高和更低頻率)要強 50 dB。假定此信號可以傳輸10英里，這之後的信號功率將衰變為雜訊，傳輸將丟失。現在，假設頻率合成器的相位雜訊改善了 3 dB。這意味著發射信號的信噪比為 53 dB。因此，發射信號功率是先前 10 英里距離信號的兩倍，它在衰變為雜訊之前能夠傳輸得更遠。更遠的傳輸距離意味著所需的中繼器/發射器會更少，成本得以降低。

除了這個通信例子以外，還有來自電子測試與測量領域對相位雜訊性能的推動。無論通信行業需要什麼樣的相位雜訊性能，電子測試與測量儀器需要的相位雜訊性能只會更高，只有這樣才能測量通信協議。

雖然許多解決方案能從分立式轉移到集成式——節省數以百萬計美元的工藝成本——但第一代 PLL/VCO 的相位雜訊性能還不夠好，不適合許多要求低相位雜訊的應用。除相位雜訊性能外，與很多需要分立 PLL 和 VCO 的應用相比，頻率範圍也相當低。

頻率範圍問題可通過倍頻器和乘法器解決，但這些是高功耗器件，而且會增加解決方案的成本和板空間。

幸運的是，在推出這些集成解決方案的同時，業界便已著手開發新的 IC 工藝以獲得人們強烈期盼的相位雜訊和頻率範圍改善。

第二代集成PLL/VCO

第二代產品的要求如下：

• 輸出頻率大於4.4 GHz。

• 相位雜訊性能可與分立解決方案相比擬。

• 在單個小封裝中集成PLL和VCO。

• 成本低於分立解決方案。

2014 年晚些時候，第二代集成 PLL/VCO 正式登場。市場上開始出現超過 10 GHz 輸出頻率範圍的產品，其相位雜訊堪比分立 VCO，採用 5 mm × 5 mm 封裝，價格低於類似的分立 PLL 和 VCO 解決方案（但其頻率範圍要窄得多）。

例如，ADI 公司 的 ADF4355 系列實現了第二代的所有要求：

• 輸出頻率從 50 MHz 到 13.6 GHz (一個埠 ≤6.8 GHz，另一個埠 ≤6.8 GHz)。

• 相位雜訊：

• 傳統分立 VCO 在 10 GHz 時：–110 dBc/Hz (100 kHz偏移)和 –135 dBc/Hz (1 MHz偏移)。分立 VCO 用頻率範圍換取相位雜訊性能。

• ADF4355 系列在 10 GHz 時：–106.5 dBc/Hz (100 kHz偏移)和–130 dBc/Hz (1 MHz偏移)。

• 5 mm × 5 mm LFCSP 封裝。

• 價格隨器件而異，但成本低於分立解決方案。

現在，用戶不僅可享有分立解決方案的相位雜訊性能好處，還能獲得集成解決方案的所有其他好處。更有利的是，PLL 技術在這些年中也得到了發展，因此，第二代 PLL/VCO 器件的 PLL 性能也有很多改善。

對於第一代 PLL/VCO，PLL 模塊的最大鑒頻鑒相器（PFD）頻率在 32 MHz左右，小數 N 分頻器的解析度在 12 位左右。這種組合意味著典型通道解析度在數十kHz。第二代 PLL/VCO 的最大 PFD 頻率大於 100 MHz，小數 N 分頻器的解析度為 25 位，甚至高達 49 位。這主要有兩個好處——PFD頻率越高，PLL 相位雜訊就越低（PFD 頻率每提高一倍，N 分頻器便可減半，N 分頻器雜訊分布相應地降低3 dB）；25 位甚至更高的解析度支持精密頻率生成和亞Hz頻率步進（頻率解析度）。

雜散性能

上文指出了分立解決方案的一個優點，那就是兩個晶元之間的物理隔離降低了 PLL 與 VCO 之間的交叉耦合，從而降低了干擾雜散信號的功率。當集成PL L和 VCO 時，雜散性能不可避免會下降。市場上的某些器件設法將此性能下降保持在非常低的水平，使 PLL/VCO 具有令人吃驚的良好雜散性能—— HMC830 就是一例。其他 PLL/VCO 器件需要採取一些額外措施來改善雜散水平，以便支持某些高性能產品。

改變PFD頻率以消除整數邊界雜散

一種技術是利用頻率規劃演算法改變PLL的PFD頻率。這樣可以將PFD模塊引起的雜散信號轉移到不會造成較大影響的區域，從而在事實上消除雜散。相關詳細信息請參閱「分析、優化和消除集成VCO的鎖相環在高達13.6 GHz處的整數邊界雜散」（http://www.analog.com/cn/analog-dialogue/articles/analyzing-integer-boundary-spurs.html）一文。

隔離PLL和VCO

如上所述，PL L和 VCO 電路緊密靠近可能引起不需要的耦合。為解決這一問題，可使用雙晶元解決方案將 PLL 和 VCO 電路從物理上隔離開來。這樣既能獲得分立解決方案的低雜散信號優勢，又能享有集成解決方案的寬輸出頻率優勢。

ADI 公司分立小數 N 分頻 PLL 產品系列中的 HMC704 非常適合這一任務。在這種解決方案中，VCO 輸出信號之一（ADF4355 系列全部都有兩路輸出）饋送到 HMC704（對此信號使用可選的 10 dB 衰減器可進一步降低雜散水平）。ADF4355 PLL 最初用於完成 VCO 校準並鎖定所需頻率。然後可關閉 ADF4355 PLL 部分，即讓電荷泵處於三態並使計數器保持複位狀態，從而消除 PLL 中的所有雜散，而 HMC704 將使環路保持鎖定。這樣做有多方面好處：

• 使用非 VCO 所在晶元中的 PLL 可降低雜散功率；

• HMC704 的固有雜散性能優於 ADF4355 PLL——因此，雜散進一步降低；

• HMC704 的歸一化相位噪底低於 ADF4355 PLL——因此，頻率合成器輸出端的雜訊更低。

為使環路閉合，HMC704 電荷泵輸出連接到一個環路濾波器。環路濾波器輸出必須連接到 ADF4355 VTUNE 引腳。當環路鎖定時，HMC704 僅用作PLL，ADF5355 僅用作 VCO。要完全消除 ADF4355 PLL 中的雜散，當ADF4355 PLL 不使用時，必須將 ADF4355 參考輸入引腳接地。幸運的是，這在 HMC704 中很容易做到。HMC704 有一個通用輸出（GPO）引腳——此引腳可直接連到 ADF4355 參考輸入引腳。當 ADF4355 需要參考信號時（用於VCO校準），HMC704 可將其參考信號路由到 GPO 引腳；當沒必要將 ADF4355 參考輸入引腳接地時，可設置 HMC704 通過 GPO 引腳輸出 GND。圖3顯示的便是這種電路。

圖3.利用外部HMC704 PLL鎖定ADF4355以改善雜散性能

ADI 公司推出了四款具有第二代 PLL/VCO 性能的重要器件——ADF4355系列。該系列有四款器件：其中三款非常相似，僅頻率範圍不同；第四款是低功耗版本——

• ADF4355-2：集成式PLL/VCO，輸出53 MHz至4400 MHz。

• ADF4355：集成式PLL/VCO，輸出53 MHz至6800 MHz。

• ADF5355：集成式PLL/VCO，輸出53 MHz至13,600 MHz。

• ADF4355-3：低功耗集成式PLL/VCO，輸出51 MHz至6600 MHz。

關於電子創新網電子創新網及時發布有關創新設計的最新全球半導體產業信息、半導體供應商最新動態、展會研討會信息、技術趨勢信息以及人物訪談等相關新聞，關注公眾號獲取更多資訊。

歡迎關注年度技術盛會點擊閱讀原文鏈接了解更多信息

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！