第69期國際名家講堂：全數字鎖相環 設計

第69期國際名家講堂

全數字鎖相環 (ADPLL)

2018年7月9-10日

中國·上海

一、講堂安排

第69期國際名家講堂

（需註冊費，詳見下文）

活動時間：2018年7月9-10日

活動地點：上海集成電路技術與產業促進中心

（上海市浦東新區張東路1388號21幢）

二、組織安排

主辦單位

工業和信息化部人才交流中心（MIITEC）

承辦單位

IC智慧谷

上海林恩信息諮詢有限公司

協辦單位

南京江北新區人力資源服務產業園

中國半導體行業協會集成電路分會

上海集成電路技術與產業促進中心

支持媒體

華強電子網、EEPW、EETOP、

半導體行業觀察、芯師爺、中國半導體論壇、

芯榜、IC咖啡、半導體行業聯盟、半導體圈等

三、名家介紹

Robert Bogdan Staszewski

愛爾蘭都柏林大學（UCD）的教授

個人履歷：

Robert Bogdan Staszewski分別在1991年、1992年和2002年在美國德克薩斯州達拉斯的德克薩斯大學獲得電氣工程學士、碩士和博士學位。從1991年到1995年，他與位於美國德克薩斯州的阿爾卡特網路系統公司合作開發用於光纖通信的SONET交叉連接系統。他於1995年加入德州儀器，當選為傑出技術成員（僅限技術人員的2％）。1995年至1999年期間，他從事硬碟驅動器的先進CMOS讀取通道開發。1999年，他與德州儀器共同創立了數字RF處理器（DRP）團隊，致力於在深度CMOS工藝中為集成無線電採用新型數字密集型方法實現傳統射頻功能。他於2007年至2009年期間被任命為DRP團隊的首席技術官。2009年7月，他加入荷蘭代爾夫特理工大學，並擔任兼職教授。自2014年9月起，他擔任愛爾蘭都柏林大學（UCD）的教授。他撰寫和合著了三本書，五個書的章節，200篇期刊和會議出版物，並擁有140項美國專利。他的研究興趣包括用於頻率合成器，發射機和接收機的納米級CMOS架構和電路。Staszewski教授是ISSCC、RFIC、ESSCIRC、ISCAS和RFIT的TPC成員。他是IEEE Fellow和IEEE電路與系統工業先鋒獎的獲得者。

四、講堂信息

由於其靈活性、可重構性、傳遞函數精度、穩定速度、頻率調製能力以及與數字基帶和處理器的易集成性等明顯優勢，在過去的幾年中，RF和高性能頻率合成的全數字鎖相環（ADPLL）應用越來越多。在納米級CMOS中實現時，與傳統的模擬密集型電荷泵PLL相比，ADPLL還具有更好的性能、更低的功耗、更小的面積和更低的成本優勢。在典型的ADPLL中，傳統的VCO直接由用於生成輸出可變時鐘的數字控制振蕩器（DCO）取代，傳統的相位/頻率檢測器和電荷泵被時間數字轉換器（TDC）取代為檢測可變時鐘相對於頻率參考（FREF）時鐘的相位偏離，以及用數字環路濾波器取代模擬環路RC濾波器。DCO和TDC電路的轉換增益很容易用強大的數字邏輯進行估算和補償。

本課程將介紹了ADPLL的系統級視圖：

1. 相位域頻率合成的原理

2. ADPLL閉環

3. ADPLL的直接頻率調製

4. 使用ADPLL、PA調節器的TX架構

5. ADPLL架構綜述; 無TDC的ADPLL; 基於單元的ADPLL設計

數字控制振蕩器 (DCO)

數字控制振蕩器（DCO）是全數字鎖相環路（ADPLL）的核心。它是基於一個具有負阻的LC諧振來維持振蕩，就像傳統的VCO一樣，但是其中一個結構有顯著的不同：不是連續調諧的變容二極體（可變電容），DCO使用大量二進位控制的變容二極體。每個變容二極體可以處於高或低容量狀態。該複合變容二極體執行數字電容轉換。本課程將介紹DCO的電路和系統級視圖。

時間數字轉換器 (TDC)

ADPLL中使用時間數字轉換器（TDC）來執行相位檢測。它以DCO時鐘周期為單位生成FREF邊緣的數字可變相位或時間戳。可變相位是一個定點數，其中小數部分是以逆變器延遲的解析度（在40-nm CMOS中約為10 ps）測量的。本課程展示了TDC的系統級視圖以及其電路實現問題。

推薦的文獻和研究材料

Book: R. B. Staszewski and P. T. Balsara, All-Digital Frequency Synthesizer in Deep-Submicron CMOS, New Jersey: John Wiley & Sons, Inc., Sept. 2006. ISBN: 978-0471772552.

誰應該參加？

參加本講堂需要具備基本的模擬電路知識，對數字鎖相環感興趣的設計工程師，設計經理，在校的高年級本科生、研究生等。

Advanced undergraduate or graduate students and practicing engineers who wish to develop a solid knowledge of ADPLL. A basic understanding of analog circuits is assumed.

五、講堂大綱

1、 簡介- Introduction

a) 納米級CMOS中RF電路設計的新範例- New paradigm of RF circuit design in a nanometer-scale CMOS

b) 時域信號處理- ime-domain signal processing

c) 數字RF-Digital RF and digital assistance of RF

2、 相位域頻率合成：全數字PLL（ADPLL）- Phase-domain frequency synthesis: all-digital PLL (ADPLL)

a) 相位域頻率合成原理- Principles of phase-domain frequency synthesis

b) ADPLL閉環- ADPLL closed-loop behavior

c) ADPLL的直接頻率調製- Direct frequency modulation of ADPLL

d) 採用ADPLL、PA穩壓器的TX架構- Alternative TX architectures using ADPLL and PA regulator

e) 對ADPLL架構的綜述; 無TDC的ADPLL; 基於單元的ADPLL設計- Survey of ADPLL architectures; TDC-less ADPLL; cell-based ADPLL design

3、數字控制振蕩器（DCO）- Digitally-controlled oscillator (DCO)

a) 相位雜訊建模和模擬- Phase noise modeling and simulation

b) DCO介面：Σ-Δ調製，動態元件匹配，DCO增益標準化- DCO interface: sigma-delta modulation, dynamic element matching, DCO gain normalization

c) 電路實例探究- Case studies

4、 時間數字轉換器（TDC）- Time-to-digital converter (TDC)

a) 電路設計- Circuit design

b) 亞穩態- Metastability

c) 電路實例探究- Case studies

六、註冊費用

（1）註冊費用：4600元/期

（2）芯動力合作單位學員：4200元/期

（3）學生福利：

全國高校學生（本碩博）參加國際名家講堂，享受標準註冊費半價福利（2300元/期）

（4）老學員福利：

凡已付費參加任意一期2018年國際名家講堂，均可本人半價註冊費參加後續6個月內任意一期2018年國際名家講堂

註：

1.學生註冊費，需提供學生證或所在學校出具的學生證明（加蓋學校或學院公章），掃描件發lynne@miitec.cn，審核通過後即可參加。

2.含授課費、場地租賃費、資料費、活動期間午餐,

不含學員交通、食宿等費用，需自理。

國信芯世紀南京信息科技有限公司是工業和信息化部人才交流中心的全資子公司，為本期國際名家講堂開具發票，發票內容為培訓費。請於2018年6月8日前將註冊費匯至以下賬戶，並在匯款備註中註明款項信息（第65期+單位+參會人姓名）。

付款信息：

戶 名：國信芯世紀南京信息科技有限公司

開戶行：中國工商銀行股份有限公司南京浦珠路支行

帳 號：4301014509100090749

或請攜帶銀行卡至活動現場，現場支持 POS 機付款。

七、報名方式

八、住宿預訂

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！