我國科學家在超低功耗集成電路晶體管領域取得突破

集成電路的發展目標已經由提升性能和集成度轉變為降低功耗，其最有效的方法即降低工作電壓。目前，互補金屬氧化物半導體（CMOS）集成電路（14/10納米技術節點）工作電壓已經降低到了0.7V，而金屬氧化物半導體場效應晶體管中亞閾值擺幅（60毫伏/量級）的熱激發限制導致其工作電壓不能低於0.64V。因此，開發室溫下亞閾值擺幅小於60毫伏/量級且開態電流大、性能穩定、製備簡單的超低功耗晶體管，對於推動CMOS技術發展，實現超低功耗的集成電路具有重要意義。

在國家重點研發計劃「納米科技」重點專項的支持下，北京大學張志勇教授、彭練矛教授課題組提出一種新型超低功耗的場效應晶體管，採用具有特定摻雜的石墨烯作為 「冷」電子源，用半導體碳納米管作為有源溝道，採用高效率的頂柵結構，構建出狄拉克源場效應晶體管（DS-FET），實現了室溫下40毫伏/量級左右的亞閾值擺幅。DS-FET具有優秀的可縮減性，當器件溝道長度縮至15nm時，仍可保持性能穩定。同時，DS-FET具有與金屬氧化物半導體場效應晶體管相比擬的驅動電流，作為亞60毫伏/量級的關態和開態特性綜合指標的關鍵參數I₆₀=10μA/μm，是目前已發表的隧穿晶體管最佳性能的2000倍，完全達到了國際半導體發展路線圖（ITRS）對器件實用化的標準，能夠滿足未來超低功耗集成電路對晶體管的需要。

狄拉克源晶體管的發明突破了室溫下亞閾值擺幅在熱發射理論極限為60毫伏/量級的傳統器件物理概念，同時保持普通晶體管的高性能器件結構，有望將集成電路的工作電壓降低到0.5V及以下，為3nm以後技術節點的集成電路技術提供解決方案。該工作於6月14日在線發表在《科學》雜誌上。

科普百分百·助力科普中國，讓科學知識在網上和生活中流行起來。溫馨提示：以上為科普百分百網上閱讀所瀏覽內容，轉載分享只為知識傳播和學習宣傳，本文內容僅代表原作者觀點，如有意見建議，請私信留言，我們會及時處理。歡迎關注，謝謝。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！