當前位置:
首頁 > 科技 > 克服FinFET與FD-SOI工藝控制挑戰

克服FinFET與FD-SOI工藝控制挑戰

對整個半導體產業來說,FD-SOI和FinFET晶體管技術都已經達到大量生產階段,IC製造商希望擴展這兩種技術並進一步提高性能,以滿足客戶在技術和經濟層面的各種要求;而在開發下一代FD-SOI和FinFET技術所需的工藝時,兩種類型的晶體管面臨相似的挑戰,包括設計和工藝系統缺陷的蔓延、工藝績效的降低以及工藝變化的增加。

結合檢測、量測和數據分析的綜合工藝控制解決方案在協助IC製造商應對這些挑戰方面發揮著關鍵性的作用。但由於FD-SOI和FinFET晶體管在組件架構和材料方面的根本差異,它們需要分別採用特定的工藝控制策略,以協助晶圓廠檢測、量化並解決與工藝相關的問題。

FD-SOI技術正在越來越多地應用於製造物聯網、車用電子和機器學習市場中的各種設備。目前這一技術在28nm工藝可以全面量產,22nm和12nm工藝正在開發中,並預期可拓展到10nm或以下。

FD-SOI技術是一種平面工藝,透過沿用CMOS平面製造方法但採用不同的起始基板以拓展產量。 FD-SOI基板有一層超薄絕緣層,稱為埋入氧化層,位在硅基板的上面。晶體管通道由非常薄的硅膜組成。

相較於傳統的bulk CMOS,FD-SOI的設計使其能夠提供更好的晶體管靜電性能,並減少組件泄漏。SOI基板由晶圓廠商生產,他們必須採用特定的檢測和量測控制,以確保基板滿足IC製造商所需的規格;晶圓廠商需要依靠工藝控制系統,例如:

?Surfscan無圖案晶圓缺陷檢測儀,採用SURFmonitor技術並協助晶圓廠商優化其工藝以及確保其最終產品沒有顆粒、堆垛層錯、滑移線、劃痕以及其他缺陷;

?WaferSight裸晶圓幾何測量系統,以確保基板滿足平整度、邊緣滾降和正背面納米形貌的要求;

?SpectraFilm薄膜量測系統,用於優化並控制SOI薄膜迭層的厚度和均勻性。

FD-SOI組件製造所採用的工藝與傳統的體硅晶圓(bulk silicon) CMOS工藝非常相似。因此,在bulk CMOS工藝控制中採用的優化方法,通常也適用於FD-SOI──包括使用圖形化和未圖形化的晶圓缺陷檢測儀(29xx系列、Puma 9xxx、Surfscan SPx、8系列、CIRCL),用於在線缺陷監測和工藝設備評估認證。

其中FEOL量測是一個非常重要的例外,包括薄膜量測和迭對量測。用於FD-SOI基板的表面迭層很薄並且透明,需要採用光學技術和先進建模/演算法的薄膜(SpectraFilm F1)和迭對(Archer 600,ATL)量測系統,以準確建立模型並有效測量基板迭層的結構。

FinFET組件主要用於高性能組件,如GPU和CPU。 目前在45nm、28nm、16/14nm和10nm邏輯工藝上全面量產,預計2018年將推出7nm FinFET組件。FinFET包含創新的3D晶體管架構組成,讓IC製造商可以生產出尺寸更小、速度更快、耗能更低的組件。

1Xnm工藝的FinFET量產採用多重圖案化技術,例如自對準四重圖形化,以實現所需的的最終組件尺寸,但是這顯著增加了製造晶體管所需的工藝步驟。 finFET的工藝控制不僅需要高靈敏度的檢測和量測系統以協助檢測更小的關鍵缺陷和三維組件結構,同時還需要系統具有高通量,才可以達到經濟高效的監控,並且處理更為繁多的多重圖案化工藝步驟。

僅就FinFET的3D晶體管架構而言,量測的主要挑戰包括精確測量與組件性能相關的各種參數,例如鰭片的側壁角度、複雜薄膜堆棧的厚度以及圖形迭對誤差。在使用多重圖形技術時,迭對量測系統還必須能夠準確並可靠地反應來自層內和層間的迭對誤差。可支持FinFET生產的關鍵量測系統包括:SpectraShape 10K,用於測量組件形狀和關鍵尺寸;Archer 600和ATL,用於測量迭對誤差;SpectraFilm F1 用於測量薄膜厚度。

由於FinFET製造需要處理的組件尺寸更小,同時也包含多個工藝步驟,因此缺陷檢測儀必須具備高解析度、光學濾波能力及可以從雜訊中最佳分離出缺陷訊號的演算法,此外檢測儀還必須具備高通量以實現全晶圓檢測。 當檢測儀具備了這些性能,缺陷檢測和檢查系統就可以在一系列工藝層中對細小的關鍵缺陷進行檢測、識別和控制。

為了確保找到所有關鍵缺陷類型,晶圓廠實施了多方面的檢測方法,包括:

?廠內的光罩檢測(Teron SL655)可監測並重新認證光罩,避免嚴重缺陷重複印製到每個區域;

?使用光學圖形化晶圓缺陷檢測儀(29xx系列,39xx系列,Puma 9xxx)和電子束檢查系統(eDR7280)的多種缺陷偵測方法可以找到所有系統性缺陷類型,並揭示晶圓級缺陷特徵,協助工程師識別缺陷根源;

?對重要缺陷(Puma 9980,Surfscan SP5XP)進行在線與設備監測,並迅速發現影響良率的偏移。

以上這種針對FinFET的全面檢測策略能讓工程師能夠表徵和監控全廠範圍的工藝,為確定矯正措施提供準確的信息。

喜歡這篇文章嗎?立刻分享出去讓更多人知道吧!

本站內容充實豐富,博大精深,小編精選每日熱門資訊,隨時更新,點擊「搶先收到最新資訊」瀏覽吧!


請您繼續閱讀更多來自 EET電子工程專輯 的精彩文章:

小米今日IPO認購:估值腰斬,基石投資者曝光
自駕車闖紅燈不是因為「瞎」,而是用錯「溝通」方式

TAG:EET電子工程專輯 |