高速電路需要使用約束驅動設計方法

Ralf Bruening

Zuken EMCTechnology Centre 產品經理和高級顧問，主要負責Zuken的高速設計、SI和EMI驗證工具。

你還在使用便利貼嗎？這種1979年發明的簡單而強大的「溝通工具」在工程和設計部門中仍然很常見。儘管現在已經有了更現代的電子通訊技術，但許多公司仍然難以找到如此易用並且靈活的替代品。

但是，通過改變工程師設計電子設備的方式，放棄通過便利貼來傳遞要求，改變工程師之間提出要求和約束條件的方式，可以縮短設計時間並提高產品質量。例如，現代PCB設計工具允許定義設計約束條件，包括與高速設計和EMC相關的約束條件，例如連接的拓撲結構（布線引腳順序）或過沖和時序預算。

圖1：常見的與PCB設計

隨著元器件和PCB變得越來越快、越來越複雜，這些約束條件也變得越來越重要。但是很難在整個設計過程中發現並一直使用和遵守這些約束條件，並且要牢記彼此可能會相互矛盾。便利貼特別適合這項工作，它只包含設計師當前所使用的約束條件的簡單草圖，是一種非常簡潔的方式；然而，保留這些信息並在以後使用是非常困難的。

自適應設計

使用強大的約束條件方法是一把雙刃劍。儘管通過包含約束條件會使設計過程變得更加安全，但也很容易形成過度約束，使得布線和布局無法完成。即使紙質的設計指南也可能會使產品生產不經濟，除非在設計過程中應用大量工程知識。這意味著設計工具必須具有自適應能力，能夠針對設計中的各個階段發生的變化做出反應。結合這些元素非常繁瑣，但是這樣做可以讓設計師在第一遍設計中就達到最佳效果，而不用通過多次嘗試。

在PCB設計中，屬性（或約束條件）和規則一直都會存在，設計人員會嘗試實現其設計目標，特別是在基於元器件原始屬性的系統中。但屬性本質上只是關於引腳、元件和線路的數據，而約束條件是必須遵守的要求。舉個例子，最大延遲時間和錯誤標記必須標記為能正常工作或可能存在風險。這些可以簡單作為設計屬性中的一個功能，但是如今的約束條件通常更加複雜，並且有時彼此相關（例如，在高速存儲器中，位元組通道和從數據/地址信號到選通和時鐘信號之間的關係）。約束條件必須存在於設計過程中的所有不同階段，從原理圖到擺放元件再到布線。

實驗空間

工程師們經常會遇到的一個重大問題是實驗環境（便利貼，繼續我們的比喻）與設計過程是分開的。雖然這兩項任務經常分開進行，但一旦條件合適，將這些在虛擬設計中開發出的約束條件轉移到真實世界的設計中也至關重要。

圖2：約束條件瀏覽器Zuken CR-8000的示例

現代EDA工具使用了這種方法，並通過約束條件管理機制將設計中從原理圖到製造的所有約束條件數據都保存下來。然後設計師可以瀏覽這些約束條件並修改它們。這種方法的主要問題是將約束條件存入資料庫中，而沒有輸入大量數字和數據。需要重點考慮的另一個方面是約束條件不僅會影響設計的物理實現，還會影響信號質量和雜訊特點。

包含約束條件設置（包括將拓撲分配給網路或網路組）的圖形化拓撲編輯可輕鬆實現約束條件繼承。真正的布線拓撲提取和便箋本編輯使得設計人員能夠查看「假設」設計，就像在便利貼背面的畫圖一樣。

圖3：JEDEC DDR4拓撲規則和等效的CR-8000拓撲模板

例如，如果內存匯流排以其當前速度的2倍運行，或者傳輸線長度減半，會發生什麼事情？系統的重要組成部分是能夠在設計快照（方案）中驗證約束條件，並能夠在開發時脫離其他實際系統設計，然後自動存入約束條件資料庫。那些「假設」方案像獨立的小設計一樣，它們可以以相同的方式分析參數，包括信號速度、串擾和失真。從這些簡單的子設計元素中得出的約束條件可以反饋到約束條件資料庫中，從而完成設計的閉環。

圖4：導入/導出約束條件

約束條件可以傳遞和附加到配電網路（包括諸如電容器和電阻器之類的串聯無源元件）和網路組（例如匯流排和網路類）非常重要，而非僅僅傳遞和附加到單個特定的網路。這在約束條件的使用中是一個很大的優勢，這樣，在大型系統中，約束條件就可以更快地執行。約束條件可以通過導入/導出到如.XML和.CSV的標準格式（圖4）再次使用。

閉環設計/模擬

如今，除了像網路長度和間距這樣的幾何約束條件外，還必須滿足電氣要求，如專用延遲、延遲差（=誤差）或失真/過沖。信號完整性模擬比使用延遲和過沖評估更準確。約束驅動設計過程的關鍵部分是在整個過程中都可以使用模擬來確定是否滿足約束條件。這需要對工具體系結構進行根本性的改變。

傳統上，SI模擬是布局後的事情，在設計完成或布線確定之後進行。有了現代約束條件驅動工具後，模擬引擎就可緊密集成在設計流程的每個操作和階段中。SI驗證可以在時域和頻域中執行。時域模擬在非線性有源元器件建模時有優勢；頻域模擬在建模電容和電感的效果方面往往更好。

隨著電路板速度的提高，電容和電感相對於非線性器件的重要性也不斷提高，但使用ZukenCR-8000等工具，工程師可根據分析的重點來選擇模擬區域。在布線過程中，這意味著每一條線路中的要素一旦完成布線，就可以進行模擬，再將結果反饋給布線工具。這意味著布線解決方案會收斂於約束條件內的值，而不是在布線全部完成後進行模擬時，發現某個部分超出約束條件範圍，然後必須重新進行一部分或全部布線。約束條件瀏覽器和布線引擎之間的實時通信（圖6）使工程師能夠高效地優化布線結果。

圖5：網路拓撲的信號完整性模擬

圖6：約束條件管理和布局之間的通信

約束EMC / EMI

接下來，我們來討論需要在設計中考慮的電磁兼容性（EMC / EMI）約束條件，它採用了與信號完整性、熱管理和製造類似的集成方式，但是又有所不同。由於EMI與設計的物理布局密切相關，所以只有在設計進入物理階段後才能進行分析。為了能夠進行高效設計驗證，我們與密蘇里大學羅拉分校（現為密蘇里科技大學）合作開發的演算法已經應用到了EMI的最壞情況快速預測檢查器中（圖7）。

圖7：嵌入式PCB的快速EMI驗證

這使得我們能夠在給定頻率下對差模和共模雜訊（如寄生天線和I / O耦合）進行EMI分析、電源層輻射分析，包括解耦分析。這種方法更適合併行PCB設計過程，而不是傳統的全波數值電磁分析方法。

但是，過度約束還是有可能發生，導致設計不可行或不經濟。層數、製造電路板所需的製造技術以及組裝參數等方面的工程權衡非常複雜，必須由設計人員與生產團隊共同確定。達成共識後，EDA系統需要足夠靈活，才能將這些參數納入構成設計資料庫一部分的技術文件中。

你可能會覺得弄了這麼多東西就為了替代便利貼是不是有點太麻煩，但是這樣才能解決過去幾年中一直在阻礙約束驅動設計的問題。如今，諸如CR-8000的工具能夠為工程師提供一種實用的約束驅動設計方法。在過去，通常需要來自多廠商系統混合搭配的工具，現在可以通過一個單一、一致的現代化設計工具實現，這些工具使得我們能夠對2D和3D單板和多板系統進行約束驅動設計。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！