西數首發RSIC-V架構的SSD主控，未來10億晶元將轉向開源

在低功耗、嵌入式等領域，ARM架構所向披靡，但是近年來開源的RISC-V架構處理器開始顯露頭角，西數就是大力推動RISC-V開源處理器架構的重要力量之一，他們早前公布的RISC-V願景中就是希望將SSD、硬碟等產品所用的10億個晶元全面轉向RISC-V開源架構，日前西數首發了SweRV SSD主控晶元，這是一款28nm工藝1.8GHz主頻的高性能SSD主控晶元。

相比ARM指令集，RISC-V的歷史很短，2010年誕生於加州大學伯克利分校，當時的Krste Asanovic教授希望尋找一個合適的CPU指令架構，但X86架構複雜臃腫、ARM架構需要授權費、開源的OpenRISC架構又太老舊了，所以他最終決定自己做個開源CPU架構，在2015年最終成立了RISC-V基金會，專門推動RISC-V發展，現在的RISC-V基金會成員也擴大到了80多人，包括Google、HP、西數等公司都開始支持RISC-V架構。

西數目前的SSD及HDD硬碟主控晶元多是Marvell提供的，晶元內核是ARM的Coretex系列，但是西數    去年就公布過RISC-V路線圖，未來會在這些領域用RISC-V架構的處理器取代ARM處理器，西數每年大約使用10億顆晶元，未來這些晶元都會從ARM轉向RISC-V體系。

西數現在推出的是SweRV SSD主控晶元，雙向超標量設計，32位9級流水線內核，運行速度為4.9 CoreMarks/MHz，基於28nm工藝，頻率1.8GHz。除了快閃記憶體主控、SSD等領域之外，SweRV還會用於物聯網、工控、安全處理器等領域。

西數還把SweRV晶元開源了，標準及OmniXtend架構的詳細情況可以了解下列地址。

OmniXtend：https：//github.com/westerndigitalcorporation/omnixtend

SweRV ISS：https：//github.com/westerndigitalcorporation/swerv-ISS

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！