Intel終於要擠出10nm 智能駕駛企業卻紛紛選擇28nm

近日，晶元巨頭Intel終於宣布其10nm晶元有望在2019年下半年開始出貨。摩爾定律發展到今天已經失效，這些年來，Intel在10nm工藝製程上一直發展不順利，近乎難產，以至於從2015年發布Skylake架構晶元以來，該公司一直在14nm工藝上修修補補，甚至有傳言稱Intel內部已完全放棄10nm計劃。

所幸，Intel宣布明年將推出下一代Sunny Cove架構的酷睿（Core）與至強（Xeon）晶元。

據了解，Sunny Cove是一種基於10nm工藝構建的增強型微架構，但Intel推出的並非是完全體的10nm晶元，而是通過Foveros技術將不同性能、不同部分封裝在一起，僅高性能部分使用10nm工藝製程。

Foveros是一種邏輯晶元3D堆疊技術，之前已經應用在存儲晶元上，但用在CPU上仍有困難。Foveros技術允許將複雜的邏輯晶元堆疊在一起，從而提供更大的功能，使處理器不同部分的組件與相應的製造工藝匹配。

例如，高性能CPU內核可能構建在性能最高的10nm工藝上，但集成USB、Wi-Fi、乙太網、PCIe的I/O連接部分不需要這麼高的性能，採用14nm甚至22nm工藝可能更有意義，因為其性能足夠，但功耗和成本要低得多。

Foveros意味著處理器可以按照不同的製程集成這些組件，這些不同的組件可以並排緊密包裝在一起，實現更高的密度和更小的晶元面積。

晶元在完成前期的設計和之後，將交由晶元代工廠進行流片，再往後便是封裝和批量生產。目前，比較知名的晶元代工廠包括Intel、三星、台積電以及格羅方德這樣的公司。

自1995年以後，半導體製程工藝水平從500nm、350nm、250nm一直進化到如今的28nm、10nm以及7nm。目前，多數代工廠都在大力投入7nm生產線，相關的樣片也已經流片成功。

所謂製程納米，是CMOSFET晶體管閘極的寬度，即閘長。閘長可以分為光刻閘長和實際閘長。由於在光刻中光存在衍射現象以及晶元製造中還要經歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻閘長和實際閘長不一致的情況。

另外，同樣的製程技術下，實際閘長也會不一樣。Intel在10nm製程上與對手進行的以下對比便足以說明問題。

閘長越短，有兩大好處：一是提高晶體管密度，在同樣大小的硅晶圓製造更多的晶體管，運算能力會更強；另一個好處是降低功耗，因為閘長決定了電流通過時的損耗，寬度越窄，功耗越低。

這也是為什麼眾多晶元設計商要採用更先進的製程工藝的原因，但將真實需求、投入成本、技術成熟度引入進考量體系的話，很多晶元設計企業並不會一味去追求最新的製程工藝，他們會選擇在具體時間節點上性價比最高的工藝。

根據諮詢公司Gartner的推算，10nm晶元的總設計成本約為1.2億美元，7nm晶元則為2.71億美元，較10nm高出兩倍之多，所以並不是所有企業都能追逐最新的工藝。

智能駕駛晶元企業所選擇的晶元製程工藝在12nm-40nm之間，策略是比較穩妥而且保守的。

調研結論顯示，晶元製程工藝的發展所推動的性能提升與成本下降兩大趨勢在28nm工藝節點發生轉折，再往更先進的工藝做，成本不降反升。從商業上考量，對於一些民用的場景，比如智能汽車，28nm是性價比最好的一代技術。

2018年年初，全球領先的晶元代工廠台積電宣布保留28nm工藝生產線，作為長周期、長壽命的技術，這代技術最穩定，而且應用也非常廣泛。雖然目前的技術已經進化至7nm，甚至是5nm。

當大廠和創業公司同時選擇一家晶元代工廠之時，未來相應的訂單生產優先順序也將產生一定的差異，好在目前這些企業選擇的晶元製程工藝重合度還沒那麼高。

相關企業在接受調研時表示，以台積電為例，他們在行業中還是很講規則的，要在台積電進行晶元的流片和量產，需要申請一系列資質，包括企業背景、技術以及產品未來的預測，同時對方還會來企業內部做調查，最後才能確定是否為該企業開闢賬戶。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！