台積電5nm製程撐起摩爾定律？先別高興太早

1965年，也就是距今足足五十多年前，一篇名為「讓集成電路填滿更多的元件」的評論文章在（當時已經是）老牌專業雜誌《電子學》上發布。在這篇文章中，一個關於半導體晶元的發展趨勢首次被提出，那就是「每個新晶元大體上包含其前任兩倍的（元件）容量，每個晶元的產生都是在前一個晶元產生後的18-24個月內。」

撰寫這篇報告的人是時任仙童半導體公司研究開發實驗室主任的戈登·摩爾。當然，對於大多數人來說，他更更知名的頭銜是Intel公司的創始人。而那篇評論文章中所提出的觀點，也正是後來大名鼎鼎的「摩爾定律」的基礎。

其實，如果仔細研究就會發現，摩爾定律嚴格意義上來說根本就不算是一種「定律」，因為它更像是一種基於經驗主義的推斷。而這種推斷後來又反過來成為了各大晶元巨頭拼了老命也要維護的一個所謂的「真理」。最簡單的道理就是，晶元廠商只要依靠新的製程，在確保成本可控的前提下在18～24個月內推出晶體管數量翻番（或者是性能翻倍、或者是存儲容量提升100%總之他們有很多種解釋）的新款產品，就可以驕傲地宣稱：摩爾定律再一次證明了它自身的正確性！

台積電要靠5nm撐起摩爾定律？先別高興

摩爾定律真的是自證的么？顯然不是。但最近幾年以來，越來越多的人開始意識到：要想繼續維護摩爾定律的正確性，整個行業所付出的代價是越來越高了。就拿消費者最熟悉的，同時也是與「摩爾定律」關係匪淺的Intel公司的產品來說，2018年第四季度推出的Core i9 9900K處理器具備八核心十六線程以及5Ghz的高頻率，它的性能的確達到了2017年第一季度的Core i7 7700K（四核心八線程 4.5GHz） 的兩倍，但價格呢？基本上也達到了後者的兩倍，這就已經違背了摩爾定律。

當然，並不是所有的行業參與者都像Intel那麼悲觀，比如說隔壁的台積電，就在本月重磅宣布率先完成5nm的架構設計，且已經進入試產階段！不僅如此，台積電甚至還號稱已經在規劃3nm甚至是2nm的未來技術…如此看來，難道台積電真的拿到了黑科技，能夠繼續支撐高性能半導體技術的發展，甚至能夠「戰翻」它的美國、韓國對手們，在未來獨領風騷？

打住！先別急著興奮——半導體製造可不是「人有多大膽、地有多大產」，光靠喊口號、玩數字遊戲是沒辦法造出更好的產品的。更何況，對於台積電來說，所謂的「5nm」工藝僅在目前看來其實就已經是槽點多多了。

首先，這個「5nm」本身說不定就有貓膩

在整個半導體行業，Intel在製程「命名」上的剋制可以說是眾所周知：就拿14nm來說，其實如果把現在的Intel 14nm++（也有可能是+++）工藝和「初版」的14nm製程相比，性能相同的情況下，功耗已經降低了52%；而如果是功耗相同的情況下，則性能提升已經高達26%之多。

相比之下，台積電則是有名的「數學家」——早在2016年，高通首席技術官葛羅布(Matt Grob)在被問到台積電是否在製程數字上吹牛時，他曾毫不遲疑的大聲說「沒錯!這些晶圓代工業者都想辦法把數字弄得愈小愈好！」而根據台積電最近公布的，所謂5nm製程的性能數據顯示，和現在的初代7nm（注意它和5nm之間還隔著個7nm EUV工藝）相比，5nm晶元能夠提供1.8倍的邏輯密度、性能提升15%，晶元面積縮小15%。

emmmm，人家Intel根本沒有改過數字，僅僅只是在一代工藝里「改進」兩次，都比台積電跨了兩代工藝的提升還多誒……

最新的製程反而瞄準了小規模產品，是信心不足嗎？

按照我們一般人的常識，最新的半導體製程應該會給那些最複雜、最需要新製程來提升晶體管密度的高性能產品服務——比如手機SoC、GPU核心等等。可是，在台積電對5nm新製程的介紹中，他們是怎麼說的呢？

台積電的說法是：布局5nm製程工藝市場是為了協助客戶實現支持下一代高效能運算應用產品的5nm系統單晶元設計，目標鎖定擁有廣闊發展前景的5G與人工智慧（AI）市場。

注意，「效能」和「性能」可不是一個意思喔，在這個前提下，5G和人工智慧市場指的就不是我們熟悉的手機主控或者高性能計算卡了。事實上，台積電瞄準的其實是結構相對簡單、電路規模也很小的5G基帶、獨立AI處理器（比如獨立NPU、獨立TPU、獨立ISP）一類產品。

當然，我們不是說這樣的晶元上最新的製程沒有用——比如說對於超低功耗的物聯網設備來說，如果有更小、更節能的5G基帶，顯然有助於其在5G時代開拓新市場。但反過來說，迴避大規模、高性能晶元，實際上也反映出台積電自身的不自信。

最要命的是，大客戶可能並不需要新製程

最後，最重要的問題是——對於台積電的大客戶們來說，他們真的需要5nm製程么？答案還真不一定。就在這幾天，國外網友們正在熱議「為何AMD RX590顯卡的核心面積更小、頻率更低，能效比卻只有NVIDIA GTX1660Ti的一半」。在這個例子中，兩款GPU核心採用的其實是同一代製程（12nm），而導致能效存在如此巨大差異的主要原因，主要就在於兩家不同的架構設計和驅動優化水準。這是什麼概念呢？這也就是說，良好的電路設計和優秀的軟體配合，是可以無視製程帶來的先天差異的——正是由於自身「內功」優秀，NVIDIA才有底氣於近日表示，不會優先考慮（7nm）新製程。當然，他們也就更不會考慮成本更高、可靠性未知，性能才提升了百分之十幾的台積電5nm了。

不止如此，日前有消息顯示，NVIDIA已經研發出了適用於未來產品的「MCM」多模封裝顯卡設計。它本質上是將很多個小規模的核心通過特殊設計保證其同步工作、發揮出「1+1=2」的高效能。而採用這種新的架構思路之後，NV的新核心「RC18」不再需要做得很大，所需的半導體製程反而「退步」到了16nm……

自身性能提升不夠令人滿意、對高規模的大晶元信心不足、重要客戶如今靠著新技術開始擺脫對「製程數字」的依賴——5nm製程還沒有真正開始量產，便已經面臨著三大不利因素。在這樣的大背景下，我們現在還真沒有理由替台積電盲目樂觀。

【本文圖片來自網路】

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！