3D快閃記憶體只講堆疊層數不談製程工藝的背後
在我們打開一個固態硬碟的產品信息頁面時，總是能看到"採用3D NAND快閃記憶體"這樣的介紹。大家是否想過，為什麼3D結構會取代製程微縮成為快閃記憶體的發展方向？
15nm製程成為2D與3D快閃記憶體的分水嶺，在15nm之後快閃記憶體不再像CPU那樣繼續向更先進的10nm、7nm製程邁進。是什麼樣的原因使得更先進的半導體製程與NAND快閃記憶體無緣？現在的3D快閃記憶體到底又是什麼製程節點製造的？
TLC轉折點
各種快閃記憶體新技術的出現，本質上都是為了降低每GB容量的成本。NAND快閃記憶體相比內存有一個優勢，它在一個單元里可以存儲多個比特(bit)的數據。這是製程微縮之外的另一種擴容量、降成本手段。當發展到TLC（3bit/cell）後，遇上麻煩了。
快閃記憶體單元的FG浮柵結構就像一個可以存儲電子的桶，其中容納的電子數量會影響到快閃記憶體單元的讀取閾值電壓Vth。在TLC中為了表達3比特數據已經需要用到8種不同的閾值電壓，如果發展到QLC的4bit/cell結構，更需要區分出16種閾值電壓，這就像蠅頭小楷一樣難以看清。
電子危機
製程微縮的過程進一步加劇了快閃記憶體危機，新製程的FG浮柵結構中能容納的電子總數不斷下降，發展到一個非常危險的水平。下圖中的紅線是過去BCH糾錯技術下的可用界限，除非改變快閃記憶體結構，否則製程微縮將難以為繼：製造出的快閃記憶體單元會因為能夠容納的電子數量太少而極其容易出錯。
3D快閃記憶體架構提出
3D快閃記憶體就是攻城獅們找到的新結構出路。早在2007年，東芝就首次提出BiCS三維快閃記憶體結構，成功地解決了當代的發展難題。目前市場上在售的固態硬碟幾乎全部使用了3D快閃記憶體。
3D快閃記憶體並不是簡單地把快閃記憶體單元從平面堆疊成立體狀態，而是涉及了基礎的結構變化。下圖為東芝BiCS三維快閃記憶體與傳統平面快閃記憶體的結構對比。
最終結果使得快閃記憶體單元之間的間隙變大、讀寫干擾得到降低。同時，Charge Trap取代了傳統的Floating Gate結構，有力地提升了快閃記憶體單元"抓住"電子的能力，降低了漏電速度。
3D快閃記憶體的製程信息
很多地方說3D快閃記憶體之所以更耐用，是因為使用了更老的製造工藝。這一點其實只適用於初代的3D NAND，40nm的製程使得初代的3D快閃記憶體非常昂貴，沒有達到擴容量、降成本的初衷。
儘管快閃記憶體原廠都不再透露3D快閃記憶體的具體製程信息，TechInsights的分析報告還是給出了我們想要的答案：目前的64層堆疊、96層堆疊技術使用的都是19/20 nm製造工藝。
3D快閃記憶體的未來
現在3D快閃記憶體已經在固態硬碟當中大為普及，未來還會有4D快閃記憶體嗎？其實4D概念去年就有快閃記憶體廠商提出，不過"4D"只是將快閃記憶體中的外圍電路拿出來，置於存儲單元陣列的下方，屬於3D工藝的一個小改進。
目前的主流3D快閃記憶體擁有64層堆疊層數，東芝在去年率先宣布96層3D TLC。在即將到來的下個節點是96層堆疊與QLC的結合，東芝的96層BiCS4已實現1.33Tb/die的存儲密度，如果以8die封裝來計算，每個快閃記憶體顆粒就可以提供高達1.33TB的海量存儲空間，手機和固態硬碟的容量即將迎來又一次爆髮式增長。
