銳龍3000封裝揭秘：4核到16核不換介面 真難

AMD近日在美國洛杉磯舉辦年度技術大會，正式發布了包括16核心銳龍9 3950X在內的第三代銳龍3000系列處理器、RX 5700系列顯卡，並首次深度揭秘了Zen 2 CPU架構、RDNA GPU架構。

銳龍三代不但性能提升巨大，而且依然延續AM4封裝介面，與現有的一二代銳龍、300/400系列主板完全兼容，而且按照AMD的說法，AM4介面將延續到至少2020年。

但是，你知道多年多平台堅持一個介面不變有多麼的困難嗎？

AMD AM4介面始於2016年的第七代APU，當時還是28nm製造工藝，挖掘機CPU架構，最多4核心4線程，之後的三代銳龍CPU、APU處理器都延續這一平台不變，規格也一路來到了7nm工藝、Zen 2架構、16核心32線程，三年之間經歷了四種工藝、四種架構、四倍核心數量增加。

同時，內存頻率從DDR4-2400提高到DDR4-3200，並從12條PCIe 3.0來到24條PCIe 4.0。

三代銳龍最大的變化，就是採用了chiplet多晶元封裝，這是當前形勢下非常理智的選擇。

近些年來，摩爾定律已經逐漸遲緩，半導體工藝和晶元封裝技術的挑戰越來越大，傳統的單晶元設計正面臨無法克服的成本難題，如果繼續堅持單一晶元整合所有的模擬、邏輯、存儲電路，會越來越得不償失。

chiplet多晶元封裝之下，不同的IP模塊可以選擇最適合、最經濟的工藝，比如銳龍三代的CPU部分是7nm，重點提高性能，IO輸入輸出部分則是12nm，節約成本也保證所有核心、緩存之間的延遲保持一致。

多晶元的最大難題就是互連效率，AMD為此早就設計了Infinity Fabric匯流排，現已升級到第二代，在性能、功耗、擴展性各方面都有大幅升級，是確保銳龍、霄龍模塊化設計的根基。

這是銳龍三代的內部結構簡圖，包括一個或兩個CPU Die(CCD)，每個最多8核心16線程、32MB三級緩存，還有一個I/O Die(cIOD)，Infinity Fabric匯流排控制器、內存控制器、安全模塊、PCIe/USB控制器、時鐘發生器和其他各種IO都在這裡。

每一個CPU Die都通過新設計的GMI2高速匯流排(當年HT匯流排的全新升級版)與I/O Die互聯，而且兩個CPU Die之間沒有互通，這樣雖然看起來有點繞路，但能確保所有核心、緩存延遲的一致性。

而不管內部晶元布局和結構怎麼變，對外都得繼續兼容AM4，這就對封裝提出了極高的挑戰。

根據AMD給出的數據，12nm工藝下焊錫突點間距(bump pitch)為150微米，7nm下則縮小到130微米，對於銳龍這樣的高性能處理器來說是非常有挑戰性的，無論基板還是焊接都需要革新，而這個世界上能做好microPGA封裝的廠商，只有兩家。

三代銳龍使用了新的封裝設計，12nm I/O Die部分繼續使用焊錫突點，7nm CPU Die部分則升級為銅柱(copper pillar)，更緊湊，導電性更好，而且封裝後晶元高度可保持一致。

PCIe 4.0的加入也相當棘手，其對PHY物理層、信號、材料等的要求都高了一個檔次，AMD為此在封裝層採用了低損耗材料，保持信號完整性，並進行了廣泛的測試，最終冒險取得了成功。

這是銳龍三代處理器內部基板上的走線圖，可以明顯地看出兩個CPU Die都至於I/O Die連接，同時後者作為輸入輸出中樞，再與外接各種連通，而整體依然是AM4兼容的。

AMD表示，三代銳龍設計了新的12層基板來滿足更多、更複雜的走線，而且通用性很好，可以輕鬆更換IP模塊或者針腳，而且無論一個CPU Die還是兩個都是通用的。

由於傳統的貼片機和測試儀器都沒有針對多晶元封裝進行設計，AMD也不得不重新配置了組裝生產線，滿足三代銳龍的生產需求。

這下知道多晶元封裝和同介面兼容，是多麼的難了吧。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！