電路設計中如何防止靜電放電？
電路設計中如何防止靜電放電？
我們的手都曾有過靜電放電(ESD)的體驗，即使只是從地毯上走過然後觸摸某些金屬部件也會在瞬間釋放積累起來的靜電。我們許多人都曾抱怨在實驗室中使用導電毯、ESD靜電腕帶和其它要求來滿足工業ESD標準。我們中也有不少人曾經因為粗心大意使用未受保護的電路而損毀昂貴的電子元件。
對某些人來說ESD是一種挑戰，因為需要在處理和組裝未受保護的電子元件時不能造成任何損壞。這是一種電路設計挑戰，因為需要保證系統承受住ESD的衝擊，之後仍能正常工作，更好的情況是經過ESD事件後不發生用戶可覺察的故障。
與人們的常識相反，設計人員完全可以讓系統在經過ESD事件後不發生故障並仍能繼續運行。將這個目標謹記在心，下面讓我們更好地理解ESD衝擊時到底發生了什麼，然後介紹如何設計正確的系統架構來應對ESD。
簡單模型
將一個電容充電到高電壓(一般是2kV至8kV)，然後通過閉合開關將電荷釋放進準備承受ESD衝擊的「受損」器件(圖1)。電荷的極性可以是正也可以是負，因此必須同時處理好正負ESD兩種情況。
圖1：板級ESD通常涉及機器模型(MM)和人體模型(HBM)。
破壞受損電路的高瞬態電壓一般具有幾個納秒的上升時間和大約100納秒的放電時間受損電路不同，對正負衝擊的敏感性可能也有很大的不同，因此你需要同時處理好正負衝擊。人體模型(HMB)和機器模型(MM)這兩種最常見模型之間的區別主要在於串聯電阻。人體模型的導電性沒有金屬那麼好。
防止過壓損壞的最佳保護措施是用非線性電路進行限壓或鉗位(圖2)。最常用的是專門的二極體，當它們在前向偏置或處於齊納擊穿區時具有很低的阻抗。引入限壓器可以快速引起某些別的事件，因為通過電容放電會有大的浪涌電流經過限壓器。
圖2：基本的限壓電路可以防止過壓損壞
雖然消除了高瞬態電壓，但代之以幾個安培的浪涌電流可能會導致系統中出現其它問題。具體取決於隨後路徑的總阻抗，浪涌電流可以達到幾個安培。在為晶元設計 I/O單元時，經常看到4A至16A的浪涌電流進入器件。處理如此巨大的瞬態浪涌電流已經成為ESD設計中的大問題。限制電壓還算比較容易，但形成的電流可能使系統中其它地方的電路和地發生逆轉。
被限壓器強制導入地的電流將在系統的那個節點中產生感應性振鈴現象(圖3)。電源通常沿著地線傳播，並且是電源去耦電容的函數，因此系統核心仍能正常工作。不過連到電路板上的控制線可能出現混亂，因為它們是相對板外的地而建立的。結果可能在某個位置發生ESD事件，並致使電路板上的某個輸入端看起來出現故障。
圖3：通過限壓器將大的浪涌電流注入到地將引起PCB地的反彈，並表現為連接電感的一個函數
堡壘的作用
利用板級ESD，你可以嘗試建立一個堡壘，並在「護城河」上建立多個受控的接入點。連接到「城牆」之外的部分可以被廣義地分成幾個類別：協議受控的數據、低帶寬檢測和控制線以及高速介面。前兩個比較容易處理，第三個具有一定程度的挑戰性。讓這三部分免遭ESD破壞有幾種不同的方法。
不管最終產品是什麼樣，某種形式的保護性外殼將成為設備的一部分。隔離外殼內的電路是需要仔細考慮的第一道防線。在理想情況下，連接電路板的金屬外殼通常能起使用，但現代產品經常採用非導電性的塑料或其它現代材料。
電路設計人員通常沒法控制建造城牆的材料，但對保護堡壘負有不可推卸的責任。在設計外殼時需要注意，到達機箱外部任何部分的ESD都會有無數路徑進入內部電路。
建立一個PCB能夠自我防止ESD衝擊的堡壘可以從低阻抗的接地方法開始。建立一個地基和正常的電源完整性可以讓印刷電路板(PCB)保持整個板上的信號完整性，即使是受到巨大的地浪涌電流衝擊的時候。
作為一個設計工程師，你會要求每個人系好他們的安全帶，這樣可以對付少量的氣流。飛機可能快速地上下擺動，但如果每個人都系好了安全帶，那麼所有人都會固定在原位，飛機也會繼續飛行。在這之後，你需要保護外部連接，並限制ESD事件效應。
保護電路應該位於電路板入口位置，而不是入口點的下游。需要處理的可能是電弧問題引起的數千伏電位，或者最好在電路板邊緣位置處理的數安培的浪涌電流。
TVS限壓器
瞬態電壓抑制(TVS)限制二極體可以用作限壓器。它們分為普通電壓、邏輯電平和電源電壓。常見的電壓種類有：12V、5V、3.3V、2.5V、1.8V和1.2V。
這個數字應該看起來比較熟悉，因為這些器件是專門針對與許多CMOS器件有關的需求設計的。一種規格不可能滿足所有需求，它們應該是適合要保護器件的正確電壓。
現代CMOS工藝顯著降低了電源電壓，以保護沒有很多設計餘量且電壓範圍有限的晶體管，這點值得我們尊敬。這些器件一般使用代工工藝製造，這種代工工藝可以用小型封裝提供具有低阻抗特性的大電流器件。
在輸入線上放置TVS限壓器可以保護輸入端免遭ESD的破壞性損害(圖4)。但這種限壓器無法處理在主機處理時發生的信號混亂現象，也無法處理由於巨大的地電流浪涌而發生的逆轉效應。
圖4：簡單的限壓電壓可以提供過壓保護，但可能導致浪涌電流問題。浪涌電流應該被限制，而信號應該保持相對局部地的穩定性
如前所述，HBM和MM之間的性能區別是非常大的。在許多情況下，在TVS器件之前增加一些串聯電阻有助於限制電流浪涌，並減少地線反彈。與HBM一樣，最終結果是減少系統應力。
通常帶寬限制本身不會解決ESD問題。低通濾波器對小型ESD的衰減也要求60dB至150dB才能消除瞬態電壓，這對簡單的無源濾波器來說是很難做到的。TVS限壓器可以將信號下拉到電源軌之間。
然後一階RC電路可以用來保持信號的完整性(圖4)。電容也可以穩定相對於局部地的輸入電壓。這種方法可以很好地保護數量很多的低帶寬輸入，包括「設置並忘記的」控制線、感測器輸入和類似對象。
雖然我們討論的大部分內容是保護PCB的輸入埠，但輸出埠保護也是類似的。TVS限壓器和附加電阻在這裡也很合適。限制電壓有助於防止半導體損壞，並保護具有電壓限制的其它部件。
串聯電阻也有助於地的穩定。此外，讓ESD浪涌電流遠離數字晶元的I/O單元可以防止晶元內部出現地線反彈，從而允許處理器在外部限壓器吸收浪涌電流衝擊時保持正常工作。
晶元內部的ESD
基於多種原因，IC內部的ESD保護功能有些折衷。矽片和金屬都針對IC的核心功能作了優化，不適合用於大電流工作。專門的TVS器件使用針對大電流電路優化過的矽片，具有比普通CMOS中的PN結更高的性能。
另外，具有大電流ESD保護功能的I/O單元會佔用相當大的空間，從而推升IC成本。而且IC上的高頻引腳通常沒辦法附加大尺寸的ESD保護電路，因為它會產生容性負載。
作為一般經驗，晶元內部的ESD保護程度只是足以完成IC生產並焊接到PCB上，但缺少應用環境通常需要的魯棒性保護性能。如果連接需要離開PCB，通常需要利用外部裝置進行進一步的保護。
數據通信埠
正確設計的通信埠會使用魯棒性的協議，協議中包含了通用使用循環冗餘檢查(CRC)編碼來測試數據的完整性。乙太網、USB和CAN匯流排都開發了 CRC編碼並隨數據一起傳送。設計正確的接收器將檢查CRC編碼是否匹配所發送的數據。如果不匹配，表示要麼數據要麼CRC編碼發生了錯誤，將發出重新發 送數據的請求。
由於ESD事件持續時間不到100ns，因此CRC檢查、驗證和重新發送過程通常以不可見的方式處理ESD。最終用戶一般從未意識到損壞的信息得到了糾正。其它一些協議的結構中沒有保護措施。
I2C、串列外設介面(SPI)和系統管理匯流排(SMBus)通信設計在PCB上工作，無法驗證和糾正數據。如果有些數據要離開電路板，確保你有方法驗證數據的有效性。
大多數現代通信路徑採用差分方式，即使用某種形式的低壓差分信號(LVDS)。每個LVDS連接需要像所有其它信號一樣受到TVS保護。磁場隔離(乙太網常用)和共模扼流圈有助於解決由於ESD事件中的地線反彈產生的共模變化問題。在輸入信號與PCB不共享同一個地時，應該採取光學隔離或磁場隔離措施。
要求完善的數據完整性但不包含誤碼檢查的高速數據流在防止ESD衝擊方面難度特別大。理解器件如何提供高於1GB/s的串列數據速率和完整的通信協議保護可以避免這個問題。
模擬信號與數字智能
離開或進入電路板的任何模擬信號都需要基本的TVS保護。需要考慮連接通道的帶寬以判斷下一步應採取其它什麼措施。大多數模擬控制信號、運動控制系統、音頻和指示燈不需要更多的措施，因為所用器件的響應時間較長。射頻前端是通信通道的物理層，由作為協議一部分的檢錯機制提供自我糾正。
硬體只能提供這麼多保護。如果系統中心的某個處理器需要完成監聽和控制，那麼還需要一些選項。這裡介紹的技術能使你的處理器不再丟失，或需要經過複位周期。在這個主機控制下到底發生了什麼則是需要考慮的另外一回事。
一般來說，你需要在處理器代碼中編入一些智能，以便它能識別錯誤的信息並進行正確的處理。通過時分輪詢埠可以方便地解決慢速檢測和控制線問題。由於ESD事件非常短暫，如果對幾個毫秒內的多個樣本來說埠上的數據保持穩定，那麼系統就不存在ESD這種災難性事件。
此外，作為再現過程的一部分，輸出可以被刷新。如果處理器是存儲器單元這一步是不需要的，但如果數據是通過遠程鎖定的，那就需要用刷新常式來管理破壞事件。
