每平方毫米容納1.713億個晶體管：台積電5nm工藝分析

近日，WikiChip依據Techcon 2019、IEEE IEDM和ISSCC 2020等會議上披露的信息，分析了台積電的5nm工藝。好消息是，摩爾定律依然有效：5nm與7nm製程相比，縮放比例為1.84。

按照摩爾定律，半導體晶元的晶體管密度每2年翻倍。按照WikiChip的分析，台積電5nm工藝的晶體管密度為每平方毫米內1.713億個，而7nm工藝時這一數字為每平方毫米9120萬個。回顧5年前的16nm工藝，每平方毫米可容納的晶體管數量為2888萬個。過去5年台積電成功地延續了摩爾定律。

同英特爾相比，14nm 工藝的晶體管密度大約為3722萬個每平方毫米，而10nm工藝達到1億個每平方厘米。從晶體管密度來看英特爾的10nm的確與台積電7nm大致相當，不過台積電已經在去年秋天宣布準備量產5nm，依然會保持大約1.5年的領先優勢。

台積電將在新建成的Fab 18中量產5nm晶元，蘋果等公司將成為首批客戶。N5是台積電首個直接為EUV光刻設計的工藝，在此之前的N7工藝分支僅在個別層上應用EUV。在EUV的幫助下，台積電N5所需的光掩膜數量從約115個降低到大約80個，降低了掩膜開發和製造成本。

喜歡這篇文章嗎？立刻分享出去讓更多人知道吧！