當前位置:
首頁 > 科技 > 針對 112G SerDes PHY IP 準確建模和集成的注意事項

針對 112G SerDes PHY IP 準確建模和集成的注意事項

簡介

加速器、智能處理單元 (IPU)、GPU 以及訓練和推理 SoC 對計算能力和處理數據的需求的增長促進了客戶對 112G SerDes PHY IP 解決方案的採用。?設計人員利用此類IP核解決方案來實現 400G/800G 乙太網鏈路,並達成高速Die-to-die 連接。?設計人員對此類SoC 有許多複雜的要求,但最重要還是怎麼能夠確保乙太網鏈接的可靠性以及高效的集成。

如何通過準確的 IBIS-AMI 建模預測 SerDes 鏈接性能加上使用可感知布局的 112G SerDes PHY IP 去實現更高效的 SoC 集成是本文的重點。

準確的 IBIS-AMI 建模,保障鏈接性能

IBIS-AMI 建模和模擬框架,使系統和硬體工程師能夠通過準確並高效地運行模擬來驗證片外互連設計。經過一段時間的嘗試,眾多 EDA 供應商紛紛為其現有的模擬器組合提供附加組件,從而簡化 IBIS-AMI 建模過程。IBIS-AMI 測試平台提供了簡單快速的方法,保證 SerDes 的互操作性和鏈路性能達到準確的測試的效果。

如今的 PAM-4 112G PHY 採用基於 ADC 的靈活 DSP 架構,取代了那些極度依賴工藝、電壓、溫度 (PVT) 且難以擴展的模擬架構。?這類架構上的轉變對高速 SerDes 收發器的模擬和建模具有重大影響。

圖 1 展示了在基於 DSP 的接收器架構中實現的一個典型的 112G 串列鏈路。它由一個帶有有限脈衝響應均衡 (FIR) 的發射器 (TX) 和一個色散信道組成。信道輸出發送至由模擬前端 (AFE)、ADC 和 DSP 模塊所組成的接收器。DSP 模塊包括前向反饋均衡器 (FFE)、判斷反饋均衡器 (DFE)、時鐘和速率恢復 (CDR) 和適配塊 (ADAPT)。在該設計中,ADC之後信號均衡的重要組成部分都在 DSP 內。

在採用基於 ADC 的收發器之前,DFE 限幅器輸入端的眼圖質量是判斷鏈路性能的理想指標。?因此,標準 IBIS-AMI 模擬器需要用一個模擬連續時間模型來呈現 DSP 輸出的波形,藉以處理和評估接收器性能。

接收器 IBIS-AMI 模型會返回一個均衡的模擬信號(如在採樣器/符號檢測器的輸入端所示),以此評估其模擬鏈路的整體性能。IBIS-AMI 模型的邊界經過擴展後,可容納 ADC 模塊 並在接收器 DSP 模塊中實現的均衡方案。此方案將包含到最終符號檢測器的完整信號均衡鏈,在該鏈路中,整個鏈路的性能指標最為緊要的。

通過在模型中整合連續時間模擬的 FFE 和 DFE(其中線性 FFE 通過連續的延遲塊實現,而 DSP 係數通過 DAC 饋送到模擬的 FFE 和 DFE),現有 IBIS-AMI 模型可以模擬 DSP 均衡,並生成使用固有 IBIS-AMI 程序的眼圖。?圖 2 舉例展示了後續模擬的 DSP 眼圖。

封裝設計注意事項

PHY Macro用作為SoC 傳輸進出數據的埠,需要集成大量的Macro來滿足帶寬需要。?這樣,所有封裝信號只能在外緣接出,因而將 PHY Macro放置在外緣較為可取,並可以最大限度地提高每毫米的Die邊緣的數據交換率。?高性能計算 SoC 中,如果將所有PHY Macro放置在die的一個邊緣上,PHY Macro的數量就會接近極限。?為了實現更密集的集成,設計者就必須在die的所有邊緣都放置多個Macro。?圖 3 就顯示了五個 SoC並帶有兩區塊深度堆疊的 SerDes PHY。

高級工藝節點需要對放置在 SoC 中的所有單元(晶體管)進行單向放置。?在 PHY IP 設計期間,需要仔細考慮如何同時進行北/南以及東/西 PHY 的放置,從而使 112G 高速 SerDes PHY 可以放置在 SoC 的各個邊緣。

與傳統的 NRZ 相比,PAM-4 信令對雜訊、抖動、串擾和非線性等信道損傷更具有敏感性。112G PHY中干擾容忍度及其抖動容忍度 (ITOL/JTOL)的極致要求給信號路由能力上帶來了許多挑戰。?為了把將封裝層的數量降至最低以減少封裝成本的同時,封裝設計人員不但要找到超過百個高速差分信號排布的方法,還得解決連接之後出現的電源布線、電源bump連接以及電感環路等有關問題。PHY IP Bump map在解決此問題中能起到至關重要的作用。

總結

新思科技可向設計人員提供可集成到其高性能計算的SoC 當中的硅驗證 PAM-4 DesignWare 56G/112G 乙太網和 USR/XSR Die ?to DiePHY IP 解決方案,?並通過 IBIS-AMI 模型準確的評估不同信道的鏈路性能和信道裕量的方法。這樣不但能夠以最少的封裝層數進行北/南和東/西的布局,還可以實現更密集的集成從而降低封裝成本。

作者:新思科技產品營銷經理 Priyank Shukla

喜歡這篇文章嗎?立刻分享出去讓更多人知道吧!


請您繼續閱讀更多來自 電子發燒友網 的精彩文章:

EasyDL端計算能力:支持十餘種晶元,多倍提速,一鍵部署
【電路賞析】儀錶放大器電路